這本所謂的書，恐怕不一定能夠帶還沒(méi)入門的 U 殺進(jìn) FPGA 開發(fā)的大門，當(dāng)然也肯定不能達(dá)到進(jìn)階的目的。但是，姑且應(yīng)了 Bingo 老弟所謂的對(duì)“圖像的直覺(jué)”，確實(shí)圖文并茂的從某一個(gè)山寨面把 FPGA 開發(fā)赤裸裸的展現(xiàn)給了大家。

　　FPGA 發(fā) 展 日 新 月 異 ， 如 果 這 本 所 謂 的 書 想 與 時(shí) 俱 進(jìn) ， 只 有 V1.0/V2.0/V3.0……的無(wú)休止的寫下去才行哎，但我相信它始終趕不上那個(gè)奧特拉已經(jīng) 11.0 的 QII，除非哪天 Bingo 有志于到 A 去養(yǎng)老，那是后話，另當(dāng)別論。話說(shuō)回來(lái)，如果一本書的時(shí)效性極為有限，那么對(duì)執(zhí)筆人絕對(duì)是一種侮辱；而，這本所謂的書中好歹我們看到了一些值得大家玩味的 Bingo 也稱之為“思想”的東東，思想本是看不見摸不著，人賦予它文字代碼加圖像波形，也就變得有棱有角像模像樣了。所以，看官們，不要總想從書中尋找“顏如玉”，要學(xué)得自己的思考，只有消化吸收了才是你自己的。

　　“FPGA 目前非?；?，各個(gè)高校也開了 FPGA 的課程，但是 FPGA 并不是每個(gè)人都適合， FPGA 講究的是一個(gè)入道，入什么道，入電子設(shè)計(jì)的道，就是說(shuō)，這個(gè)過(guò)程，你得從電子設(shè)計(jì)開始，然后再學(xué) FPGA，而不是先從 VHDL/Verilog 開始，直接跳過(guò)數(shù)電模電。這一點(diǎn)非常重要，這涉及到你以后的發(fā)展高度的問(wèn)題。我是過(guò)來(lái)人，我深刻體會(huì)到 FPGA 與數(shù)電模電的基礎(chǔ)的深層次聯(lián)系。對(duì)于本科生而言，你可以把 FPGA 當(dāng)作業(yè)余興趣，但不要把它當(dāng)成今后的飯碗，你可以保持這個(gè)興趣直到研究生讀完。從我招聘的情況來(lái)看，做 FPGA 的至少要讀過(guò)研究生。

　　做 FPGA，一定要學(xué)，一定要有興趣，至少要學(xué) 3 年才算可以掌握這門技術(shù)，為什么這么說(shuō)呢，我每天與 FPGA 打交道，Xilinx 官方網(wǎng)站的基本上每個(gè)英文資料我都看了一下，我看了整整兩年的文檔，才在這個(gè)行業(yè)有話語(yǔ)權(quán)，而我每天要研究 14 個(gè)小時(shí)的 FPGA，差不多是一般人的兩倍?，F(xiàn)在我可以說(shuō)我掌握了 FPGA，可以用來(lái)做任何事情，CPU，交換機(jī)，等等這都不算什么。重要的是，我可以用相同的價(jià)錢把一個(gè)系統(tǒng)的性能做到大多數(shù)現(xiàn)狀的 10 倍以上?；蛘哒f(shuō)，某個(gè)東西，我看了一下，可以用 10 分之一的成本把這個(gè)系統(tǒng)做下來(lái)。我現(xiàn)在苦惱的是，不知道要做什么。我設(shè)計(jì)的千兆交換機(jī)，用 FPGA 做的成本，比用通用的 ASIC 還低。隨著研究的深入，看著一行行代碼就能想象出用什么邏輯電路設(shè)計(jì)，哪里是組合邏輯，哪里是觸發(fā)器，VHDL/Verilog 語(yǔ)言，設(shè)計(jì)的就是邏輯門，越是深入研究這些東西，越是覺(jué)得與電路關(guān)系深刻，之后設(shè)計(jì)的代碼越像是用 74 系列搭起來(lái)的。這種時(shí)候，F(xiàn)PGA 的性能將發(fā)揮到極致。在 Spartan-3 中，可以把邏輯運(yùn)行到 200MHz 以上去，在 Virtex-5 中，跑 600MHz 是沒(méi)任何問(wèn)題的，編譯系統(tǒng)報(bào)告的速度在-1 的速度下有 800 多 MHz。

?

　　編寫好的代碼實(shí)際上是對(duì)電路的理解，我自始至終強(qiáng)調(diào)，做好電子設(shè)計(jì)才能做好 FPGA，有了硬件基礎(chǔ)，做好 FPGA 的話，你的收入可能會(huì)成指數(shù)增長(zhǎng)。FPGA 是電工的高級(jí)工具，掌握了它，你可以認(rèn)為掌握了整個(gè)電子世界?！?br /> ?