ARM與JTAG
JTAG(Joint Test Action Group ，聯(lián)合測試行動小組 ) 是一種國際標準測試協(xié)議，主要用于芯片內部測試及對系統(tǒng)進行仿真、調試， JTAG 技術是一種嵌入式調試技術，它在芯片內部封裝了專門的測試電路 TAP （ Test Access Port ，測試訪問口），通過專用的 JTAG 測試工具對內部節(jié)點進行測試。
目前大多數(shù)比較復雜的器件都支持 JTAG 協(xié)議，如 ARM 、 DSP 、 FPGA 器件等。標準的 JTAG 接口是 4 線： TMS 、 TCK 、 TDI 、 TDO ，分別為測試模式選擇、測試時鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。
JTAG 測試允許多個器件通過 JTAG 接口串聯(lián)在一起，形成一個 JTAG 鏈，能實現(xiàn)對各個器件分別測試。 JTAG 接口還常用于實現(xiàn) ISP （ In-System Programmable 在系統(tǒng)編程）功能，如對 FLASH器件進行編程等。
通過 JTAG 接口，可對芯片內部的所有部件進行訪問，因而是開發(fā)調試嵌入式系統(tǒng)的一種簡潔高效的手段。目前 JTAG 接口的連接有兩種標準，即 14 針接口和 20 針接口，其定義分別如下所示。
14 針 JTAG 接口定義引 腳 名 稱 描 述
1 、 13 　　　　　　　　　　　　　　VCC 接電源
2 、 4 、 6 、 8 、 10 、 14 　　　GND 接地
3 　nTRST 　　　　　　　　　　　　測試系統(tǒng)復位信號
5 　TDI 　　　　　　　　　　　　　測試數(shù)據(jù)串行輸入
7 　TMS 　　　　　　　　　　　　　測試模式選擇
9 　TCK 　　　　　　　　　　　　　測試時鐘
11　TDO 　　　　　　　　　　　　　測試數(shù)據(jù)串行輸出
12　NC 　　　　　　　　　　　　　　未連接

20 針 JTAG 接口定義引 腳 名 稱 描 述
1　VTref 　　　　　　　　　　　　目標板參考電壓，接電源
2 VCC 　　　　　　　　　　　　　　接電源
3 nTRST 　　　　　　　　　　　　　測試系統(tǒng)復位信號
4、6、8、10、12、14、16、18、20 　GND 接地
5 TDI 　　　　　　　　　　　　　　測試數(shù)據(jù)串行輸入
7 TMS 　　　　　　　　　　　　　　測試模式選擇
9 TCK 　　　　　　　　　　　　　　測試時鐘
11 RTCK 　　　　　　　　　　　　　測試時鐘返回信號
13 TDO 　　　　　　　　　　　　　　測試數(shù)據(jù)串行輸出
15 nRESET 　　　　　　　　　　　　目標系統(tǒng)復位信號
17 、 19 NC 　　　　　　　　　　　未連接
下面以S3C4510B開發(fā)板為例說明JTAG接口：
在保證電源電路、晶振電路和復位電路正常工作的前提下，可通過JTAG 接口調試S3C4510B，在系統(tǒng)上電前，首先應檢測JTAG 接口的 TMS 、 TCK 、 TDI 、 TDO 信號是否已與 S3C4510B 的對應引腳相連，其次應檢測 S3C4510B 的 nEWAIT 引腳（ Pin71 ）是否已上拉， ExtMREQ 引腳（ Pin108 ）是否已下拉，對這兩只引腳的處理應注意，作者遇到多起S3C4510B 不能正常工作或無法與JTAG 接口通信，均與沒有正確處理這兩只引腳有關。

給系統(tǒng)上電后，可通過示波器查看 S3C4510B 對應引腳的輸出波形，判斷是否已正常工作，若S3C4510B 已正常工作，在使能片內 PLL 電路的情況下， SDCLK/MCLKO 引腳（ Pin77 ）應輸出頻率為 50MHz 的波形，同時， MDC 引腳（ Pin50 ）和其他一些引腳也應有波形輸出。

在保證 S3C4510B 已正常工作的情況下，可使用 ADS 或 SDT 通過 JTAG 接口對片內的部件進行訪問和控制。

在此，首先通過對片內控制通用 I/O 口的特殊功能寄存器的操作，來點亮連接在 P3 ～ P0 口上的4 只 LED ，用以驗證 ADS 或 SDT 調試環(huán)境是否已正確設置，以及與 JTAG 接口的連接是否正常。