本編程手冊(cè)為應(yīng)用程序和系統(tǒng)級(jí)軟件開發(fā)人員提供信息。本文詳細(xì)介紹了stm32 cortex?-m0處理器的編程模型、指令集和核心外設(shè)。STM32 Cortex?-M0處理器是為微控制器市場(chǎng)設(shè)計(jì)的高性能32位處理器。它為開發(fā)人員提供了顯著的好處，

　　Cortex-M0處理器是一款入門級(jí)32位ARM Cortex處理器，專為廣泛的嵌入式應(yīng)用而設(shè)計(jì)。它為開發(fā)人員提供了顯著的好處，包括：

　　●易于學(xué)習(xí)和編程的簡(jiǎn)單架構(gòu)

　　●超低功耗、節(jié)能運(yùn)行

　　●優(yōu)秀的代碼密度

　　●確定性、高性能中斷處理

　　●與Cortex-M處理器系列向上兼容。

　　Cortex-M0處理器建立在一個(gè)高度面積和功耗優(yōu)化的32位處理器核心上，采用3級(jí)流水線von Neumann架構(gòu)。該處理器通過(guò)一個(gè)小而強(qiáng)大的指令集和廣泛優(yōu)化的設(shè)計(jì)，提供了包括單周期乘法器在內(nèi)的高端處理硬件，從而提供了卓越的能效。

　　Cortex-M0處理器實(shí)現(xiàn)了ARMV6-M體系結(jié)構(gòu)，它基于16位Thumb?指令集，包括Thumb-2技術(shù)。這提供了現(xiàn)代32位體系結(jié)構(gòu)所期望的優(yōu)異性能，具有比其他8位和16位微控制器更高的代碼密度。

　　Cortex-M0處理器緊密集成了一個(gè)可配置的嵌套矢量中斷控制器（NVIC），以提供業(yè)界領(lǐng)先的中斷性能。NVIC：

　　包括不可屏蔽中斷（NMI）

　　提供零抖動(dòng)中斷選項(xiàng)

　　提供四個(gè)中斷優(yōu)先級(jí)。

　　處理器核心和nvic的緊密集成提供了中斷服務(wù)例程（isr）的快速執(zhí)行，大大減少了中斷延遲。這是通過(guò)寄存器的硬件堆疊，以及放棄和重新啟動(dòng)多次加載和存儲(chǔ)多次操作的能力來(lái)實(shí)現(xiàn)的。中斷處理程序不需要任何匯編程序包裝器代碼，從而消除了ISR中的任何代碼開銷。尾鏈優(yōu)化還顯著減少了從一個(gè)isr切換到另一個(gè)isr時(shí)的開銷。為了優(yōu)化低功耗設(shè)計(jì)，nvic集成了睡眠模式，包括深度睡眠功能，使整個(gè)設(shè)備能夠快速斷電。