詳細(xì)闡述了基于 Cadence 界面的工藝設(shè)計(jì)包(PDK)的框架結(jié)構(gòu)及設(shè)計(jì)方法 ;采用該方 法,在 Cadence 界面上設(shè)計(jì)了一套實(shí)用的 PDK 庫(kù) siscPDK ;用實(shí)際的 IC 單元電路進(jìn)行了驗(yàn)證 ,得 到了正確的結(jié)果 ,證明了該方法的可行性 。?

　　PDK（Process Desig n Kit）工藝設(shè)計(jì)包是基于成熟和穩(wěn)定的工藝而開(kāi)發(fā)的一整套包括器件信息 、工藝信息和驗(yàn)證文件的設(shè)計(jì)數(shù)據(jù)包 。隨著工藝的改進(jìn)和設(shè)計(jì)工具版本的升級(jí)， 不斷改進(jìn)和完善 PDK ， 是連接工藝和 IC 設(shè)計(jì)工具之間的橋梁 ，其作用可以等同于將工藝搬到了計(jì)算機(jī)中。它一方面為 IC 設(shè)計(jì)提供器件原理圖符號(hào)和器件參數(shù)（簡(jiǎn)稱 CDF 參數(shù)）、器件的 Callbacks 函數(shù)（Skill 語(yǔ)言編寫(xiě)）和仿真所需的器件模型參數(shù) ;另一方面，它還提供器件的版圖和參數(shù)化單元、工藝文件 、驗(yàn)證文件集（DRC / LVS / EXT）。由于模擬集成電路的特性取決于其中的器件特性，而器件特性又直接由工藝產(chǎn)生。因此， 模擬/混合信號(hào)集成電路的設(shè)計(jì)對(duì)工藝的依賴性要比數(shù)字集成電路強(qiáng)得多。其設(shè)計(jì)質(zhì)量的好壞以及產(chǎn)品與設(shè)計(jì)的吻合性都取決于 PDK 對(duì)工藝的正確反映 ， 因此 ， PDK 在集成電路設(shè)計(jì)中的重要性尤為突出。

?