1.2 DAC電路架構(gòu)

　　本文采用的DAC架構(gòu)如圖1所示，主要采用分割二進(jìn)制電容加權(quán)結(jié)構(gòu)，由逐次逼近邏輯（SAR）產(chǎn)生的控制信號S0到S11來控制DAC的開關(guān)。其中：

　　傳統(tǒng)的電容陣列在轉(zhuǎn)換過程中效率很低。為了說明這一點，以一個傳統(tǒng)的2-bit電容陣列為例，如圖3所示，其中C2=2C1=2C0。清零階段，所有電容全部接GND，沒有能量消耗。當(dāng)清零過后，進(jìn)行第一位的比較時，MSB電容C2接Vref，而其他電容（C0和C1）仍然接地，因此電容陣列的輸出Vdac=1／2Vref，其中Vref是參考電壓，此時電容從參考電壓吸收的能量。在進(jìn)行第二位的比較時，DAC進(jìn)行兩種轉(zhuǎn)換：如果Vsh》Vdac，進(jìn)行“up”轉(zhuǎn)換，即C1接Vref（C1起始接GND），因此Vdac=3／4Vref，則需要從參考電壓吸收的能量；相反地，如果Vsh《Vdac則需要進(jìn)行“down”轉(zhuǎn)換，如圖4所示；C1接Vref（C1起始接GND）而C2接GND（C2起始接Vref），因此Vdac=1／4Vref，假設(shè)它們在同一時間進(jìn)行變換，則需要的能量。它所需要的能量是“up”轉(zhuǎn)換時能量的5倍；發(fā)生這種情況是因為C2最開始充進(jìn)去的電荷都必須向地（GND）放走，而C1則必須從參考電壓（Vref）上吸收電荷。而分割電容陣列在轉(zhuǎn)換時的能量消耗較少。為了與上述例子進(jìn)行比較，也拿一個2-bit的分割電容陣列為例，如圖4所示，其中C1p=C2p=C1n=C2n=C0。清零階段，所有電容全部接GND，沒有能量消耗。當(dāng)清零過后，進(jìn)行第一位的比較時，C1p與C2p的下極板接Vref，DAC的輸出Vdac等于1／2Vref，其中Vref是參考電壓，此時電容從參考電壓吸收的能量。當(dāng)進(jìn)行第二位的轉(zhuǎn)換時，DAC進(jìn)行兩種轉(zhuǎn)換；如果Vsh》Vdac，進(jìn)行“up”轉(zhuǎn)換，即C1n接Vref（C1n起始接GND），需要從參考電壓吸收的能量；相反的，如果Vsh《Vdac，則需要進(jìn)行“down”轉(zhuǎn)換，如圖4所示；C1p接GND（C1p起始接Vref），需要從參考電壓吸收。

　　從上述可以看出，傳統(tǒng)電容陣列在“up”轉(zhuǎn)換時消耗能量最少，而在“down”轉(zhuǎn)換時消耗能量最大，而分割電容陣列相對來說消耗的能量較少。通過仿真可以得知，本文所用的SAR ADC結(jié)構(gòu)由于電容偏轉(zhuǎn)所消耗的平均能量比傳統(tǒng)的SAR ADC要節(jié)省30％左右。