邏輯門

在ASIC的世界里，衡量器件容量的常用標(biāo)準(zhǔn)是等效門。這是因?yàn)椴煌?a target="_blank">廠商在單元庫(kù)里提供了不同的功能模塊，而每個(gè)功能模塊的實(shí)現(xiàn)都要求不同數(shù)量的晶體管。這樣在兩個(gè)器件之間比較容量和復(fù)雜度就很困難。

解決的辦法是給 每個(gè)功能賦予一個(gè)等效門數(shù)值，就比如“A功能模塊等價(jià)于5個(gè)等效門，B功能模塊等價(jià)于3個(gè)等效門···”。下一步就是統(tǒng)計(jì)每個(gè)功能模塊，把他們轉(zhuǎn)換成相應(yīng)的等效門值，把這些值相加，然后就可以自豪的公布：“我的ASIC包括一千萬(wàn)的等效門，這要比你的ASIC大多了！”

但是，事情沒(méi)那么簡(jiǎn)單，不同的廠商對(duì)等效門實(shí)際結(jié)構(gòu)的定義是不同的。通常情況下，一個(gè)2輸入的NAND功能 表示一個(gè)等效門。也有一些廠商定義一個(gè)等效門等價(jià)于特定數(shù)目的晶體管。還有的廠商定義一個(gè)ECL等效門為“實(shí)現(xiàn)一個(gè)單比特全加器所要求最小邏輯的1/11”（這到底是誰(shuí)想出來(lái)的？）。通常，最好的辦法是，在投資之前先確定大家在談?wù)撏瑯拥氖隆?/p>

回到 FPGA來(lái) ，F(xiàn)PGA廠商遇到一個(gè)問(wèn)題，他們?cè)噲D建立一個(gè)基礎(chǔ)用于比較他們的器件和ASIC。例如，如果某人有一個(gè)現(xiàn)成的包含500000個(gè)等效門的ASIC設(shè)計(jì)，他想把這個(gè)設(shè)計(jì)變?yōu)橛肍PGA實(shí)現(xiàn)，他應(yīng)該怎么樣描述這個(gè)設(shè)計(jì)需要的FPGA呢？事實(shí)上每個(gè)4輸入LUT都可以表示從1到20多個(gè)2輸入基本邏輯門所能表示的任何功能，所以這樣的比較相當(dāng)微秒。

系統(tǒng)門

為了解決這個(gè)問(wèn)題，F(xiàn)PGA廠商在20世紀(jì)90年代早期開始討論系統(tǒng)門。有人說(shuō)這是個(gè)代價(jià)高昂的想法，在ASIC設(shè)計(jì)中才會(huì)涉及這種專門術(shù)語(yǔ)。而另外一些人則說(shuō)這純粹是一個(gè)市場(chǎng)策略，沒(méi)有任何人帶來(lái)好處。

遺憾的是，似乎沒(méi)有清晰的定義來(lái)解釋什么是系統(tǒng)門。在FPGA實(shí)質(zhì)上只包含LUT或寄存器形式的通用可編程邏輯資源時(shí)，這很令人尷尬。在那時(shí)甚至很難界定一個(gè)包含x個(gè)等效門的專門ASIC設(shè)計(jì)是否能夠用一個(gè)包含y個(gè)系統(tǒng)門的FPGA來(lái)代替。這是因?yàn)橛械腁SIC設(shè)計(jì)者可能在組合邏輯方面具有優(yōu)勢(shì)，而另外一些則可能更偏重使用寄存器。這兩種情況得到的結(jié)果可能不是一個(gè)在FPGA上的最優(yōu)映射。

當(dāng)FPGA開始包含嵌入式 RAM塊時(shí)，問(wèn)題變得尤為嚴(yán)重，因?yàn)橛行┕δ苁褂肦AM實(shí)現(xiàn)要比通用邏輯實(shí)現(xiàn)效率高。而且，事實(shí)上LUT可以當(dāng)做分布式RAM來(lái)使用，例如有的廠商系統(tǒng)門計(jì)算值現(xiàn)在包括一個(gè)定語(yǔ)，“假設(shè)20%~30%的LUT是作為RAM來(lái)使用的”。當(dāng)然，在開始認(rèn)為FPGA包含嵌入式處理器核和類似功能時(shí)，這個(gè)問(wèn)題更加嚴(yán)重了。于是，有的廠商現(xiàn)在說(shuō)：“系統(tǒng)門數(shù)值沒(méi)有計(jì)入這些元件”。

到底有沒(méi)有簡(jiǎn)單的規(guī)則來(lái)把系統(tǒng)門轉(zhuǎn)換成等效門呢？其實(shí)有很多。有的人認(rèn)為如果你感覺(jué)樂(lè)觀，你應(yīng)當(dāng)把系統(tǒng)門數(shù)值除以3（比如300萬(wàn)FPGA系統(tǒng)門應(yīng)該等于100萬(wàn)ASIC等效門）。或者如果你感到更多的是悲觀的那一面，你可以把系統(tǒng)門除以5（這樣300萬(wàn)系統(tǒng)門將會(huì)等于60萬(wàn)等效門）。

然而也有人認(rèn)為，只有在你假定系統(tǒng)門數(shù)值包括了所有能使用通用可編程邏輯和塊RAM實(shí)現(xiàn)的功能時(shí)，以上規(guī)律才是正確的。這些人會(huì)接著說(shuō)，如果你把RAM從等式中去掉，你就必須把系統(tǒng)門數(shù)值除以10（這時(shí)，300萬(wàn)系統(tǒng)門就只能等于30萬(wàn)等效門），但是這時(shí)你仍然可以使用塊RAM。

最后，這個(gè)問(wèn)題陷入這樣一個(gè)泥潭，以至于連FPGA廠商都不愿意再談?wù)撓到y(tǒng)門。對(duì)于新出現(xiàn)在人們視野中的FPGA，人們很愜意的想象著等效門，而且方便用LUT、SLICE等考慮設(shè)計(jì)，然而，大量的FPGA設(shè)計(jì)者更習(xí)慣與用FPGA的名詞。由于這個(gè)原因，有的人仍然保留了傳統(tǒng)的習(xí)慣，我更愿意看到的是，我更愿意看到的是，使用以下簡(jiǎn)單的數(shù)目來(lái)規(guī)定和比較FPGA：

邏輯單元、邏輯元素或其他；

嵌入式塊RAM數(shù)目；

嵌入式乘法器的數(shù)目；

嵌入式加法器的數(shù)目；

嵌入式MAC的數(shù)目；

其他。

為什么會(huì)這么困難？對(duì)一個(gè)真實(shí)世界里的ASIC設(shè)計(jì)實(shí)例進(jìn)行全面的描述，給出它們的等效門，包括它們的寄存器/鎖存器、原語(yǔ)門和其他更復(fù)雜的功能等細(xì)節(jié)，是很有用處的。這些設(shè)計(jì)實(shí)例在FPGA中實(shí)現(xiàn)所要求LUT和寄存器/鎖存器的數(shù)量，還有嵌入式RAM和其他內(nèi)嵌功能的數(shù)目就與此有關(guān)。

盡管現(xiàn)在還不理想，因?yàn)樵贔PGA和ASIC中人們的設(shè)計(jì)畢竟是不一樣的，但是總會(huì)有一個(gè)開始。