1.亞穩(wěn)態(tài)與設(shè)計(jì)可靠性設(shè)計(jì)數(shù)字電路時(shí)大家都知道同步是非常重要的，特別當(dāng)要輸入一個(gè)信號(hào)到一個(gè)同步電路中，但是該
2017-12-18 09:53:13
8585 
在復(fù)位電路中，由于復(fù)位信號(hào)是異步的，因此，有些設(shè)計(jì)采用同步復(fù)位電路進(jìn)行復(fù)位，并且絕大多數(shù)資料對(duì)于同步復(fù)位電路都認(rèn)為不會(huì)發(fā)生亞穩(wěn)態(tài)，其實(shí)不然，同步電路也會(huì)發(fā)生亞穩(wěn)態(tài)，只是幾率小于異步復(fù)位電路。
2020-06-26 16:37:001232 
只要系統(tǒng)中有異步元件，亞穩(wěn)態(tài)就是無法避免的，亞穩(wěn)態(tài)主要發(fā)生在異步信號(hào)檢測(cè)、跨時(shí)鐘域信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。
2020-09-30 17:08:433521 
在第二周期的同步觸發(fā)器處正確捕獲了DIN處的數(shù)據(jù)（沒有亞穩(wěn)態(tài)）。源脈沖的長(zhǎng)度足以使目標(biāo)觸發(fā)器捕獲它。
2021-04-09 17:09:382484 
發(fā)生亞穩(wěn)態(tài)的原因是信號(hào)在傳輸?shù)倪^程中不能滿足觸發(fā)器的建立時(shí)間和保持時(shí)間。
2023-06-20 15:29:58710 
亞穩(wěn)態(tài)這種現(xiàn)象是不可避免的，哪怕是在同步電路中也有概率出現(xiàn)，所以作為設(shè)計(jì)人員，我們能做的是減少亞穩(wěn)態(tài)發(fā)生的概率。
2023-08-03 09:04:49246 
亞穩(wěn)態(tài)是指觸發(fā)器的輸入信號(hào)無法在規(guī)定時(shí)間內(nèi)達(dá)到一個(gè)確定的狀態(tài)，導(dǎo)致輸出振蕩，最終會(huì)在某個(gè)不確定的時(shí)間產(chǎn)生不確定的輸出，可能是0，也可能是1，導(dǎo)致輸出結(jié)果不可靠。
2023-11-22 18:26:091115 
FPGA 設(shè)計(jì)需要重視的一個(gè)注意事項(xiàng)。理論分析01 信號(hào)傳輸中的亞穩(wěn)態(tài)在同步系統(tǒng)中，輸入信號(hào)總是系統(tǒng)時(shí)鐘同步，能夠達(dá)到寄存器的時(shí)序要求，所以亞穩(wěn)態(tài)不會(huì)發(fā)生。亞穩(wěn)態(tài)問題通常發(fā)生在一些跨時(shí)鐘域信號(hào)傳輸以及異步
2020-10-22 11:42:16
；同步設(shè)計(jì)；時(shí)鐘；亞穩(wěn)態(tài)Abstract：This paper is focused on some easy neglected problems in synchronous design
2009-04-21 16:42:01
信號(hào)上沒有上拉電阻，容易受到干擾而產(chǎn)生毛刺，這對(duì)異步復(fù)位是相當(dāng)有害的。其次，我在FPGA內(nèi)部對(duì)復(fù)位的處理過于簡(jiǎn)單。 今天在網(wǎng)上看了一些資料，很多是關(guān)于同步和異步復(fù)位的優(yōu)缺點(diǎn)比較。由于我在FPGA內(nèi)部用
2011-11-04 14:26:17
FPGA項(xiàng)目開發(fā)之同步信號(hào)和亞穩(wěn)態(tài)
讓我們從觸發(fā)器開始，所有觸發(fā)器都有一個(gè)圍繞活動(dòng)時(shí)鐘沿的建立（setup time）和保持窗口（hold time），在此期間數(shù)據(jù)不得更改。如果該窗口中的數(shù)據(jù)
2023-11-03 10:36:15
1. 應(yīng)用背景1.1亞穩(wěn)態(tài)發(fā)生原因在FPGA系統(tǒng)中，如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的Tsu和Th不滿足，或者復(fù)位過程中復(fù)位信號(hào)的釋放相對(duì)于有效時(shí)鐘沿的恢復(fù)時(shí)間（recovery time）不滿足，就可能
2012-01-11 11:49:18
導(dǎo)致復(fù)位失敗。怎么降低亞穩(wěn)態(tài)發(fā)生的概率成了FPGA設(shè)計(jì)需要重視的一個(gè)注意事項(xiàng)。2. 理論分析2.1信號(hào)傳輸中的亞穩(wěn)態(tài)在同步系統(tǒng)中，輸入信號(hào)總是系統(tǒng)時(shí)鐘同步，能夠達(dá)到寄存器的時(shí)序要求，所以亞穩(wěn)態(tài)不會(huì)
2012-04-25 15:29:59
鐘域。為了減少兩個(gè)同步寄存器之間的亞穩(wěn)態(tài)，這兩個(gè)寄存器的位置應(yīng)該靠的很近，已減少走線延遲。Synchronized Asynchronous ResetVerilog Code Example
2014-03-20 21:57:25
當(dāng)信號(hào)在不相關(guān)或者異步時(shí)鐘域之間傳送時(shí)，會(huì)出現(xiàn)壓穩(wěn)態(tài)，它是導(dǎo)致包括FPGA 在內(nèi)的數(shù)字器件系統(tǒng)失敗的一種現(xiàn)象。本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，解釋為什么會(huì)出現(xiàn)這一現(xiàn)象，討論它是怎樣導(dǎo)致設(shè)計(jì)失敗的。
2019-08-09 08:07:10
造成危害了。因此一般認(rèn)為，只要在整個(gè)系統(tǒng)中使用同一個(gè)時(shí)鐘就可以實(shí)現(xiàn)系統(tǒng)同步。但是，時(shí)鐘信號(hào)在FPGA器件中傳遞時(shí)是有延時(shí)的，我們無法預(yù)知時(shí)鐘跳變沿的精確位置。也就是說我們無法保證在某個(gè)時(shí)鐘的跳變沿讀取
2014-06-30 15:45:20
1、FPGA結(jié)構(gòu)：LE、LUT、LAB、可編程內(nèi)部互連線、可編程I/O塊2、Verilog 開發(fā)可編程邏輯電路流程1、RTL文本編輯2、功能仿真3、綜合分析4、適配（布局布線）5、時(shí)序仿真3、亞穩(wěn)態(tài)
2021-07-26 06:01:47
不依賴于時(shí)鐘。
缺點(diǎn)：
1）復(fù)位信號(hào)易受外界干擾，并對(duì)電路內(nèi)的毛刺敏感；
兩級(jí)觸發(fā)器防止亞穩(wěn)態(tài)傳播原理：
假設(shè)第一級(jí)觸發(fā)器的輸入不滿足其建立保持時(shí)間，它在第一個(gè)脈沖沿到來后輸出的數(shù)據(jù)就為亞穩(wěn)態(tài)，那么
2023-11-03 10:39:27
摘要：FPGA異步時(shí)鐘設(shè)計(jì)中如何避免亞穩(wěn)態(tài)的產(chǎn)生是一個(gè)必須考慮的問題。本文介紹了FPGA異步時(shí)鐘設(shè)計(jì)中容易產(chǎn)生的亞穩(wěn)態(tài)現(xiàn)象及其可能造成的危害，同時(shí)根據(jù)實(shí)踐經(jīng)驗(yàn)給出了解決這些問題的幾種同步策略。關(guān)鍵詞
2009-04-21 16:52:37
說起亞穩(wěn)態(tài)，首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象：信號(hào)在無關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
2019-09-11 11:52:32
返回到低電平, 這和輸入的數(shù)據(jù)無關(guān)。且在亞穩(wěn)態(tài)的過程中，觸發(fā)器的輸出可能在震蕩，也可能徘徊在一個(gè)固定的中間電平上。我們來看一個(gè)真實(shí)案例。見圖3. 在這個(gè)案例中，我們測(cè)試一個(gè)FPGA邏輯單元中的亞穩(wěn)態(tài)現(xiàn)象。在測(cè)試中，我們讓sel信號(hào)固定在0，那么邏輯關(guān)系為 F1
2012-12-04 13:51:18
的亞穩(wěn)態(tài)和錯(cuò)誤。毛刺信號(hào)是由FPGA內(nèi)部結(jié)構(gòu)特征決定的，同步復(fù)位在進(jìn)行復(fù)位和釋放復(fù)位信號(hào)時(shí)，僅當(dāng)時(shí)鐘沿采到復(fù)位信號(hào)電平變化時(shí)進(jìn)行相關(guān)操作，若復(fù)位信號(hào)樹的組合邏輯出現(xiàn)了某種毛刺，此時(shí)時(shí)鐘沿采到毛刺的概率
2021-06-30 07:00:00
FPGA設(shè)計(jì)重利用方法（Design Reuse Methodology）SRAM工藝FPGA的加密技術(shù)大規(guī)模FPGA設(shè)計(jì)中的多點(diǎn)綜合技術(shù)定點(diǎn)乘法器設(shè)計(jì)（中文）你的PLD是亞穩(wěn)態(tài)嗎_設(shè)計(jì)異步多時(shí)鐘系統(tǒng)的綜合以及描述技巧使用retiming提高FPGA性能
2014-04-30 23:57:42
時(shí)，引起亞穩(wěn)態(tài)事件，CNT才會(huì)出錯(cuò)，當(dāng)然這種故障的概率會(huì)低的多。 圖5.“cnt”觸發(fā)器的后仿真時(shí)序違反演示 解決措施通過以上的分析，問題是由于信號(hào)跨異步時(shí)鐘域而產(chǎn)生了模糊的時(shí)序關(guān)系，布局布線工具無法也不可能
2012-12-04 13:55:50
亞穩(wěn)態(tài)是數(shù)字電路設(shè)計(jì)中最為基礎(chǔ)和核心的理論。同步系統(tǒng)設(shè)計(jì)中的多項(xiàng)技術(shù)，如synthesis，CTS，STA等都是為了避免同步系統(tǒng)產(chǎn)生亞穩(wěn)態(tài)。異步系統(tǒng)中，更容易產(chǎn)生亞穩(wěn)態(tài)，因此需要對(duì)異步系統(tǒng)進(jìn)行特殊的設(shè)計(jì)處理。學(xué)習(xí)SoC芯片設(shè)計(jì)，歡迎加入啟芯QQ群：275855756
2013-11-01 17:45:15
)的時(shí)候容易出現(xiàn)問題。具體就是說：若復(fù)位釋放剛好在時(shí)鐘有效沿附近時(shí)，很容易使寄存器輸出出現(xiàn)亞穩(wěn)態(tài)，從而導(dǎo)致亞穩(wěn)態(tài)。
[td][td=107]總結(jié)推薦使用異步復(fù)位，同步釋放的方式，而且復(fù)位信號(hào)低電平有效
2011-11-14 16:03:09
在任何時(shí)候發(fā)生，表面上看跟時(shí)鐘沒有關(guān)系，但真實(shí)情況是異步復(fù)位也需考慮時(shí)鐘跳變沿，因?yàn)闀r(shí)鐘沿變化和異步復(fù)位都可以引起Q端數(shù)據(jù)變化，如果異步復(fù)位信號(hào)跟時(shí)鐘在一定時(shí)間間隔內(nèi)發(fā)生變化，Q值將無法確定，即亞穩(wěn)態(tài)
2016-05-05 23:11:23
及個(gè)階段使用的工具。3.信號(hào)的跨時(shí)鐘域同步。包括單比特和多比特，對(duì)于單比特自然用兩級(jí)寄存器同步最為方便。對(duì)于多比特，常考察異步FIFO以及握手方法。要理解亞穩(wěn)態(tài)的概念以及避免亞穩(wěn)態(tài)的方法。...
2021-07-22 07:12:22
中找到任何最小數(shù)量的寄存器的建議。我需要有關(guān)同步器鏈長(zhǎng)度的任何建議或任何文檔，以便針對(duì)Virtex-5器件提供更好的亞穩(wěn)態(tài)保護(hù)。我還需要Virtex-6的類似信息。很抱歉，如果這不是此主題的正確論壇。提前致謝，阿姆魯
2020-06-12 09:27:03
的亞穩(wěn)態(tài)事件，結(jié)合實(shí)例講解，語言通俗易懂，由淺入深，特別舉了多個(gè)實(shí)例以及解決方案，非常具有針對(duì)性，讓人受益匪淺，非常適合對(duì)亞穩(wěn)態(tài)方面掌握不好的中國(guó)工程師和中國(guó)的學(xué)生朋友，是關(guān)于亞穩(wěn)態(tài)方面不可多得的好資料，強(qiáng)烈推薦哦?。?！[hide] [/hide]`
2012-03-05 14:11:41
系統(tǒng)時(shí)鐘信號(hào)）； 優(yōu)缺點(diǎn)：更好的避免亞穩(wěn)態(tài)，但是消耗更多的LE，時(shí)鐘起到了過濾復(fù)位信號(hào)小毛刺的作用；同步復(fù)位需要一個(gè)脈寬沿展器來保證復(fù)位信號(hào)有一定脈沖寬度，以確保時(shí)鐘的有效沿能采樣到。同步復(fù)位總是
2015-06-07 20:39:43
、乒乓操作及串／并轉(zhuǎn)換設(shè)計(jì)三、流水線設(shè)計(jì)四、邏輯復(fù)制與模塊復(fù)用五、模塊化設(shè)計(jì)六、時(shí)鐘設(shè)計(jì)技巧筆記8 基于FPGA的跨時(shí)鐘域信號(hào)處理一、同步設(shè)計(jì)思想二、單向控制信號(hào)檢測(cè)三、專用握手信號(hào)四、搞定亞穩(wěn)態(tài)五
2017-06-15 17:46:23
通過獨(dú)立按鍵控制LED燈狀態(tài)變化這樣一個(gè)實(shí)驗(yàn)，來驗(yàn)證獨(dú)立按鍵消抖是否成功，另外，由于獨(dú)立按鍵作為一個(gè)外部異步輸入信號(hào)，因此借此機(jī)會(huì)剛好給大家詳細(xì)介紹了亞穩(wěn)態(tài)的原理和應(yīng)對(duì)策略。希望大家在觀看學(xué)習(xí)時(shí)，重點(diǎn)
2015-09-29 14:27:58
FPGA的同步電路設(shè)計(jì)基礎(chǔ)知識(shí) 同步電路設(shè)計(jì)將系統(tǒng)的狀態(tài)變化與時(shí)鐘信號(hào)同步，通過這種方法降低電路設(shè)計(jì)難度。一、觸發(fā)器定義：一種儲(chǔ)存1個(gè)二進(jìn)制位的存儲(chǔ)單元，可以用做時(shí)序邏輯電路的記憶元件。FPGA邏輯
2019-12-11 15:02:36
什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別在哪？為什么觸發(fā)器要滿足建立時(shí)間和保持時(shí)間？什么是亞穩(wěn)態(tài)？為什么兩級(jí)觸發(fā)器可以防止亞穩(wěn)態(tài)傳播？
2021-08-09 06:14:00
的FPGA，也就是Tsu和Th時(shí)間較小的FPGA器件。
3.2、亞穩(wěn)態(tài)的串?dāng)_概率
使用異步信號(hào)進(jìn)行使用的時(shí)候，好的設(shè)計(jì)都會(huì)對(duì)異步信號(hào)進(jìn)行同步處理，同步一般采用多級(jí)D觸發(fā)器級(jí)聯(lián)處理，如下圖三級(jí)寄存器同步所示
2023-04-27 17:31:36
數(shù)據(jù)損壞。還需要注意recombination，這是兩個(gè)或多個(gè)靜態(tài)信號(hào)跨越時(shí)鐘域并在邏輯功能中重組的地方。由于亞穩(wěn)態(tài)恢復(fù)，同步器中的延遲會(huì)導(dǎo)致下游邏輯受到影響。盡管我們?cè)谠O(shè)計(jì)中盡最大努力減輕 CDC
2022-10-18 14:29:13
問題的，不過還是有一些方法可降低系統(tǒng)出現(xiàn)亞穩(wěn)態(tài)問題的幾率。先來深入研究一下引起亞穩(wěn)態(tài)的原因，再談?wù)動(dòng)媚男┓椒右詰?yīng)對(duì)。什么是亞穩(wěn)態(tài) 在FPGA等同步邏輯數(shù)字器件中，所有器件的寄存器單元都需要預(yù)定義信號(hào)時(shí)序
2010-12-29 15:17:55
咨詢下xilinx的FPGA適合新項(xiàng)目開發(fā)的系列及具體型號(hào)！情況是這樣的，由于項(xiàng)目開發(fā)，需要FPGA進(jìn)行多路同步采樣和FFT分析，因此就需要FPGA自帶DSP軟核。另外是當(dāng)前最主流的產(chǎn)品，價(jià)格500
2016-11-28 20:52:09
性的培訓(xùn)誘導(dǎo)，真正的去學(xué)習(xí)去實(shí)戰(zhàn)應(yīng)用，這種快樂試試你就會(huì)懂的。話不多說，上貨。在FPGA中，同步信號(hào)、異步信號(hào)和亞穩(wěn)態(tài)的理解PGA（Field-Programmable Gate Array），即現(xiàn)場(chǎng)
2023-02-28 16:38:14
。怎么降低亞穩(wěn)態(tài)發(fā)生的概率成了 FPGA 設(shè)計(jì)需要重視的一個(gè)注意事項(xiàng)。理論分析01 信號(hào)傳輸中的亞穩(wěn)態(tài)在同步系統(tǒng)中，輸入信號(hào)總是系統(tǒng)時(shí)鐘同步，能夠達(dá)到寄存器的時(shí)序要求，所以亞穩(wěn)態(tài)不會(huì)發(fā)生。亞穩(wěn)態(tài)問題通常發(fā)生
2020-10-19 10:03:17
鐘域傳遞的信號(hào)有兩種，其一為控制信號(hào)，其二為數(shù)據(jù)流信號(hào)。針對(duì)這兩種不同的信號(hào)，分別采取不同方案遏制系統(tǒng)墮入亞穩(wěn)態(tài)。對(duì)控制信號(hào)采用同步器裝置，即在2個(gè)不同的時(shí)鐘域之間插入同步器；而對(duì)于不同獨(dú)立時(shí)鐘域之間
2011-09-07 09:16:40
/Metastable-Delay-in-Virtex-FPGAs/ba-p/7996有Virtex4和Virtex5的測(cè)量。我正在尋找Virtex6和7Series部件的類似亞穩(wěn)態(tài)參數(shù)測(cè)量。是否存在應(yīng)用說明？我猜猜V6＆amp; 7應(yīng)該比
2020-07-18 16:58:50
對(duì)多時(shí)鐘系統(tǒng)的同步問題進(jìn)行了討論?提出了亞穩(wěn)態(tài)的概念及其產(chǎn)生機(jī)理和危害;敘述了控制信號(hào)和數(shù)據(jù)通路在多時(shí)鐘域之間的傳遞?討論了控制信號(hào)的輸出次序?qū)?b class="flag-6" style="color: red">同步技術(shù)的不同要求,重點(diǎn)論述了常用的數(shù)據(jù)通路同步技術(shù)----用FIFO實(shí)現(xiàn)同步的原理及其實(shí)現(xiàn)思路
2012-05-23 19:54:32
最近做一個(gè)項(xiàng)目，用cpld采集方位信號(hào)處理，經(jīng)過一段時(shí)間運(yùn)行后發(fā)現(xiàn)，系統(tǒng)不是很穩(wěn)定，會(huì)時(shí)不時(shí)的出現(xiàn)方位不穩(wěn)的現(xiàn)象。后來經(jīng)過查閱代碼，發(fā)現(xiàn)沒有對(duì)方位信號(hào)做同步處理，導(dǎo)致時(shí)不時(shí)的亞穩(wěn)態(tài)出現(xiàn)。最后對(duì)采集的方位信號(hào)做兩級(jí)同步后問題完美解決，所以說一定要對(duì)輸入信號(hào)做同步后再使用。
2016-03-04 21:02:56
基于FPGA的真隨機(jī)數(shù)生成器 利用環(huán)形振蕩器的結(jié)構(gòu)產(chǎn)生隨機(jī)源之前有用FPGA做過亞穩(wěn)態(tài)電路的應(yīng)該會(huì)比較了解有意者加我QQ：464834720
2015-07-30 02:04:12
亞穩(wěn)態(tài)現(xiàn)象發(fā)生的概率（只能降低，不能消除），這在FPGA設(shè)計(jì)（尤其是大工程中）是非常重要的。亞穩(wěn)態(tài)的產(chǎn)生：所有的器件都定義了一個(gè)信號(hào)時(shí)序要求，只有滿足了這個(gè)要求，才能夠正常的在輸入端獲取數(shù)據(jù)，在輸出端
2018-08-01 09:50:52
問題。
l亞穩(wěn)態(tài)會(huì)給FPGA帶來災(zāi)難性故障。
l相位控制技術(shù)在一個(gè)時(shí)鐘頻率是另外一個(gè)的數(shù)倍且其中一個(gè)時(shí)鐘可以由內(nèi)部PLL或者DLL控制的時(shí)候使用。
l打兩拍技術(shù)可用于在異步時(shí)鐘域之間同步單比特信號(hào)。
l
2023-06-02 14:26:23
理解FPGA中的壓穩(wěn)態(tài)
? 本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會(huì)出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計(jì)失敗的。介紹怎樣計(jì)算壓穩(wěn)態(tài)MTBF，重點(diǎn)是對(duì)結(jié)果造成影響的各種器
2010-02-04 11:01:51734 
圖3.27所示的是一個(gè)觀察D觸發(fā)器亞穩(wěn)態(tài)的電路圖。使用這個(gè)電路至少需要一個(gè)雙通道示波器。
2010-06-08 14:31:271088 
什么是亞穩(wěn)態(tài)
在FPGA等同步邏輯數(shù)字器件中，所有器件的寄存器單元都需要預(yù)定義信號(hào)時(shí)序以使器件正確
2010-11-29 09:18:342973 
在本文的第一章對(duì)跨時(shí)鐘域下的同步問題和亞穩(wěn)態(tài)問題做了概述。 在第二章中對(duì)時(shí)鐘同步需要考慮的基本問題做了介紹。 在第三章中仔細(xì)分析了現(xiàn)在常用的幾種同步方法。包括使用G
2011-09-06 15:24:12
42 本文分析了異步電路中亞穩(wěn)態(tài)產(chǎn)生的原因和危害, 比較了幾種常用的降低亞穩(wěn)態(tài)發(fā)生概率的設(shè)計(jì)方法, 針對(duì)這些方法不能徹底消除亞穩(wěn)態(tài)的不足, 設(shè)計(jì)了一種消除亞穩(wěn)態(tài)的外部邏輯控制器
2011-10-01 01:56:0255 FPGA 異步時(shí)鐘設(shè)計(jì)中如何避免亞穩(wěn)態(tài)的產(chǎn)生是一個(gè)必須考慮的問題。本文介紹了FPGA 異步時(shí)鐘設(shè)計(jì)中容易產(chǎn)生的亞穩(wěn)態(tài)現(xiàn)象及其可能造成的危害,同時(shí)根據(jù)實(shí)踐經(jīng)驗(yàn)給出了解決這些問題的
2011-12-20 17:08:3563 異步復(fù)位相比同步復(fù)位： 1. 通常情況下(已知復(fù)位信號(hào)與時(shí)鐘的關(guān)系)，最大的缺點(diǎn)在于異步復(fù)位導(dǎo)致設(shè)計(jì)變成了異步時(shí)序電路，如果復(fù)位信號(hào)出現(xiàn)毛刺，將會(huì)導(dǎo)致觸發(fā)器的誤動(dòng)作，影響
2012-04-20 14:41:482694 
異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)，解決亞穩(wěn)態(tài)的問題
2015-11-10 15:21:374 基于FPGA的亞穩(wěn)態(tài)參數(shù)測(cè)量方法_田毅
2017-01-07 21:28:580 在進(jìn)行FPGA設(shè)計(jì)時(shí)，往往只關(guān)心“0”和“1”兩種狀態(tài)。然而在工程實(shí)踐中，除了“0”、“1”外還有其他狀態(tài)，亞穩(wěn)態(tài)就是其中之一。亞穩(wěn)態(tài)是指觸發(fā)器或鎖存器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)[1]。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測(cè)該單元的輸出電平，也無法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。
2019-10-06 09:42:00908 
亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測(cè)該單元的輸出電平，也無法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平.
2017-12-02 10:40:1242902 
通常情況下（已知復(fù)位信號(hào)與時(shí)鐘的關(guān)系），最大的缺點(diǎn)在于異步復(fù)位導(dǎo)致設(shè)計(jì)變成了異步時(shí)序電路，如果復(fù)位信號(hào)出現(xiàn)毛刺，將會(huì)導(dǎo)致觸發(fā)器的誤動(dòng)作，影響設(shè)計(jì)的穩(wěn)定性。同時(shí)，如果復(fù)位信號(hào)與時(shí)鐘關(guān)系不確定，將會(huì)導(dǎo)致 亞穩(wěn)態(tài) 情況的出現(xiàn)。
2018-03-15 16:12:003330 
大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊FPGA學(xué)習(xí)中，亞穩(wěn)態(tài)現(xiàn)象。 說起亞穩(wěn)態(tài)，首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象：信號(hào)在無關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種
2018-06-22 14:49:493222 
在FPGA系統(tǒng)中，如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的Tsu和Th不滿足，或者復(fù)位過程中復(fù)位信號(hào)的釋放相對(duì)于有效時(shí)鐘沿的恢復(fù)時(shí)間（recovery time）不滿足，就可能產(chǎn)生亞穩(wěn)態(tài)，此時(shí)觸發(fā)器輸出端Q在有
2018-06-27 10:11:009241 
域帶來的亞穩(wěn)態(tài)、采樣丟失、潛在邏輯錯(cuò)誤等等一系列問題處理不當(dāng)，將導(dǎo)致系統(tǒng)無法運(yùn)行。本文總結(jié)出了幾種同步策略來解決跨時(shí)鐘域問題。
2018-09-01 08:29:215302 
亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。
2018-09-22 08:25:008718 
為了得到正確的空滿標(biāo)志位，需要對(duì)讀寫指針進(jìn)行同步。一般情況下，如果一個(gè)時(shí)鐘域的信號(hào)直接給另一個(gè)時(shí)鐘域采集，可能會(huì)產(chǎn)生亞穩(wěn)態(tài)，亞穩(wěn)態(tài)的產(chǎn)生對(duì)設(shè)計(jì)而言是致命的。為了減少不同時(shí)鐘域間的亞穩(wěn)態(tài)問題，我們先對(duì)它進(jìn)行兩拍寄存同步，如圖1所示。
2018-09-25 14:34:053264 
當(dāng)今的數(shù)字系統(tǒng)往往是圍繞CPLD/ FPGA 進(jìn)行設(shè)計(jì)的， 首選的方案是采用同步時(shí)序電路設(shè)計(jì) ， 也稱作單時(shí)鐘系統(tǒng)， 電路中所有觸發(fā)器的時(shí)鐘輸入端共享同一個(gè)時(shí)鐘， 每個(gè)觸發(fā)器的狀態(tài)變化都是在時(shí)鐘的上升沿（ 或下降沿） 完成的， 與時(shí)鐘脈沖信號(hào)同步。
2020-04-18 12:59:001671 硅作為電腦、手機(jī)等電子產(chǎn)品的核心材料，是現(xiàn)代信息產(chǎn)業(yè)的基石。另外硅的多種亞穩(wěn)態(tài)也是潛在的重要微電子材料，其每種亞穩(wěn)態(tài)因其結(jié)構(gòu)的不同而具有獨(dú)特的電學(xué)、光學(xué)等性質(zhì)，在不同領(lǐng)域都具有重要的應(yīng)用前景。亞穩(wěn)態(tài)
2020-10-17 10:25:263005 本文是一篇詳細(xì)介紹ISSCC2020會(huì)議上一篇有關(guān)亞穩(wěn)態(tài)解決方案的文章，該技術(shù)也使得FPGA在較高頻率下的時(shí)序收斂成為了可能。亞穩(wěn)態(tài)問題是芯片設(shè)計(jì)和FPGA設(shè)計(jì)中常見的問題，隨著FPGA的發(fā)展，時(shí)序
2020-10-22 18:00:223679 
亞穩(wěn)態(tài)概述 01亞穩(wěn)態(tài)發(fā)生原因 在 FPGA 系統(tǒng)中，如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的 Tsu 和 Th 不滿足，或者復(fù)位過程中復(fù)位信號(hào)的釋放相對(duì)于有效時(shí)鐘沿的恢復(fù)時(shí)間（recovery time
2020-10-25 09:50:532197 
在同步系統(tǒng)中，如果觸發(fā)器的setup time / hold time不滿足，就可能產(chǎn)生亞穩(wěn)態(tài)，此時(shí)觸發(fā)器輸出端Q在有效時(shí)鐘沿之后比較長(zhǎng)的一段時(shí)間處于不確定的狀態(tài)，在這段時(shí)間里Q端毛刺、振蕩、固定的某一電壓值，而不是等于數(shù)據(jù)輸入端D的值。
2021-03-09 10:49:231321 
電子發(fā)燒友網(wǎng)為你提供亞穩(wěn)態(tài)的原理、起因、危害、解決辦法資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-03-30 08:45:279 電子發(fā)燒友網(wǎng)為你提供什么是亞穩(wěn)態(tài)資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-16 08:43:0724 今天寫一下時(shí)序問題常見的跨時(shí)鐘域的亞穩(wěn)態(tài)問題。 先說明一下亞穩(wěn)態(tài)問題： D觸發(fā)器有個(gè)明顯的特征就是建立時(shí)間（setup time）和保持時(shí)間（hold time） 如果輸入信號(hào)在建立時(shí)間和保持時(shí)間
2021-06-18 15:28:222683 輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。 FPGA純工程師社群 亞穩(wěn)態(tài)產(chǎn)生原因 在同步系統(tǒng)中，觸發(fā)器的建立/保持時(shí)間不滿足，就可能產(chǎn)生亞穩(wěn)態(tài)。當(dāng)信號(hào)
2021-07-23 11:03:113928 
什么問題。 亞穩(wěn)態(tài) 我們都知道數(shù)字電路中有兩個(gè)最重要的概念，建立時(shí)間和保持時(shí)間。通過滿足建立時(shí)間和保持時(shí)間，我們可以確保信號(hào)被正確的采樣，即1采到便是1，0采到便是0。但是如果不滿足建立時(shí)間和保持時(shí)間，采到的信號(hào)會(huì)進(jìn)入一個(gè)不穩(wěn)定的狀態(tài)，無法確定是1還是0，我們稱之
2021-08-25 11:46:252088 可能很多FPGA初學(xué)者在剛開始學(xué)習(xí)FPGA設(shè)計(jì)的時(shí)候(當(dāng)然也包括我自己)，經(jīng)常聽到類似于”這個(gè)信號(hào)需要打一拍、打兩拍(寄存)，以防止亞穩(wěn)態(tài)問題的產(chǎn)生“這種話，但是對(duì)這個(gè)打拍和亞穩(wěn)態(tài)問題還是一知半解，接下來結(jié)合一些資料談下自己的理解。
2022-02-26 18:43:046004 
亞穩(wěn)態(tài)問題是數(shù)字電路中很重要的問題，因?yàn)楝F(xiàn)實(shí)世界是一個(gè)異步的世界，所以亞穩(wěn)態(tài)是無法避免的，并且亞穩(wěn)態(tài)應(yīng)該也是面試?？嫉目键c(diǎn)。
2022-09-07 14:28:37367 亞穩(wěn)態(tài)問題是數(shù)字電路中很重要的問題，因?yàn)楝F(xiàn)實(shí)世界是一個(gè)異步的世界，所以亞穩(wěn)態(tài)是無法避免的，并且亞穩(wěn)態(tài)應(yīng)該也是面試?？嫉目键c(diǎn)。
2022-09-07 14:28:007116 亞穩(wěn)態(tài)是我們?cè)谠O(shè)計(jì)經(jīng)常遇到的問題。這個(gè)錯(cuò)誤我在很多設(shè)計(jì)中都看到過。有人可能覺得不以為然，其實(shí)你現(xiàn)在沒有遇到問題只能說明。
2022-10-10 09:30:10596 即使 “打兩拍”能阻止“亞穩(wěn)態(tài)的傳遞”，但亞穩(wěn)態(tài)導(dǎo)致后續(xù)FF sample到的值依然不一定是符合預(yù)期的值，那 “錯(cuò)誤的值” 難道不依然會(huì)向后傳遞，從而造成錯(cuò)誤的后果嗎？
2022-10-19 14:14:38602 一個(gè)不穩(wěn)定的狀態(tài)，無法確定是1還是0，我們稱之為亞穩(wěn)態(tài)。這個(gè)亞穩(wěn)態(tài)的信號(hào)會(huì)在一段時(shí)間內(nèi)處于震蕩狀態(tài)，直到穩(wěn)定，而穩(wěn)定后的狀態(tài)值與被采樣值無關(guān)，可能是0也可能是1。
2022-12-12 14:27:52653 ? ? ?由于信號(hào)在不同時(shí)鐘域之間傳輸，容易發(fā)生亞穩(wěn)態(tài)的問題導(dǎo)致，不同時(shí)鐘域之間得到的信號(hào)不同。處理亞穩(wěn)態(tài)常用打兩拍的處理方法。多時(shí)鐘域的處理方法很多，最有效的方法異步fifo,具體可以
2023-02-17 11:10:08484 看的東西多了，發(fā)現(xiàn)有些并未領(lǐng)會(huì)到位。單bit信號(hào)的跨時(shí)鐘域傳輸，可以使用兩級(jí)同步，但后果呢？
重復(fù)一下亞穩(wěn)態(tài)，違反觸發(fā)器的時(shí)序特性，可能導(dǎo)致觸發(fā)器的輸出進(jìn)入亞穩(wěn)態(tài)，亞穩(wěn)態(tài)不在0和1的電壓范圍內(nèi)。數(shù)字電路的功能體現(xiàn)在0和1上，亞穩(wěn)態(tài)可能導(dǎo)致功能錯(cuò)誤
2023-05-11 16:24:07380 
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu)，為了方便后續(xù)自己查閱與求職準(zhǔn)備。對(duì)于FPGA和ASIC設(shè)計(jì)中，D觸發(fā)器是最常用的器件，也可以說是時(shí)序邏輯的核心，本文根據(jù)個(gè)人的思考?xì)v程結(jié)合相關(guān)書籍內(nèi)容和網(wǎng)上文章，聊一聊D觸發(fā)器與亞穩(wěn)態(tài)的那些事。
2023-05-12 16:37:311346 
本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場(chǎng)小白及打算進(jìn)階提升的職業(yè)開發(fā)者都可以
2023-05-16 09:30:02954 亞穩(wěn)態(tài)在電路設(shè)計(jì)中是常見的屬性現(xiàn)象，是指系統(tǒng)處于一種不穩(wěn)定的狀態(tài)，雖然不是平衡狀態(tài)，但可在短時(shí)間內(nèi)保持相對(duì)穩(wěn)定的狀態(tài)。對(duì)工程師來說，亞穩(wěn)態(tài)的存在可以帶來獨(dú)特的性質(zhì)和應(yīng)用，如非晶態(tài)材料、晶體缺陷
2023-05-18 11:03:222583 前面在時(shí)序分析中提到過亞穩(wěn)態(tài)的概念，每天學(xué)習(xí)一點(diǎn)FPGA知識(shí)點(diǎn)(9)之時(shí)序分析并且在電路設(shè)計(jì)中如果不滿足Tsu(建立時(shí)間)和Th(保持時(shí)間)，很容易就出現(xiàn)亞穩(wěn)態(tài)；在跨時(shí)鐘域傳輸?shù)囊幌盗写胧┮彩菫榱私档?b class="flag-6" style="color: red">亞穩(wěn)態(tài)發(fā)生的概率。
2023-05-25 15:55:43885 
點(diǎn)擊上方 藍(lán)字 關(guān)注我們 1.1 亞穩(wěn)態(tài)發(fā)生原因 在 FPGA 系統(tǒng)中，如果數(shù)據(jù)傳輸中不滿足 觸發(fā)器 的Tsu和Th不滿足，或者復(fù)位過程中復(fù)位信號(hào)的釋放相對(duì)于有效時(shí)鐘沿的恢復(fù)時(shí)間（recovery
2023-06-03 07:05:011007 本文主要介紹了亞穩(wěn)態(tài)的分析與處理。
2023-06-21 14:38:432073 
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu)，為了方便后續(xù)自己查閱與求職準(zhǔn)備。對(duì)于FPGA和ASIC設(shè)計(jì)中，D觸發(fā)器是最常用的器件，也可以說是時(shí)序邏輯的核心，本文根據(jù)個(gè)人的思考?xì)v程結(jié)合相關(guān)書籍內(nèi)容和網(wǎng)上文章，聊一聊D觸發(fā)器與亞穩(wěn)態(tài)的那些事。
2023-07-25 10:45:39556 
亞穩(wěn)態(tài)（Metastability）是由于輸入信號(hào)違反了觸發(fā)器的建立時(shí)間（Setup time）或保持時(shí)間（Hold time）而產(chǎn)生的。建立時(shí)間是指在時(shí)鐘上升沿到來前的一段時(shí)間，數(shù)據(jù)信號(hào)就要
2023-09-19 09:27:49360 
在《時(shí)鐘與復(fù)位》一文中已經(jīng)解釋了亞穩(wěn)態(tài)的含義以及亞穩(wěn)態(tài)存在的危害。在單時(shí)鐘系統(tǒng)中，亞穩(wěn)態(tài)出現(xiàn)的概率非常低，采用同步設(shè)計(jì)基本可以規(guī)避風(fēng)險(xiǎn)。但在實(shí)際應(yīng)用中，一個(gè)系統(tǒng)往往包含多個(gè)時(shí)鐘，且許多時(shí)鐘之間沒有固定的相位關(guān)系，即所謂的異步時(shí)鐘域，這就給設(shè)計(jì)帶來很大的挑戰(zhàn)。
2023-09-19 09:32:45800 
說起亞穩(wěn)態(tài)，首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象：信號(hào)在無關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
2023-09-19 15:18:051050 
復(fù)位信號(hào)存在亞穩(wěn)態(tài)，有危險(xiǎn)嗎？ 復(fù)位信號(hào)在電子設(shè)備中起著重要的作用，它用于使設(shè)備回到初始狀態(tài)，以確保設(shè)備的正常運(yùn)行。然而，我們有時(shí)會(huì)發(fā)現(xiàn)復(fù)位信號(hào)存在亞穩(wěn)態(tài)，這意味著信號(hào)在一定時(shí)間內(nèi)未能完全復(fù)位
2024-01-16 16:25:56113 兩級(jí)觸發(fā)器同步，就能消除亞穩(wěn)態(tài)嗎？ 兩級(jí)觸發(fā)器同步可以幫助消除亞穩(wěn)態(tài)。本文將詳細(xì)解釋兩級(jí)觸發(fā)器同步原理、亞穩(wěn)態(tài)的定義和產(chǎn)生原因、以及兩級(jí)觸發(fā)器同步如何消除亞穩(wěn)態(tài)的機(jī)制。 1. 兩級(jí)觸發(fā)器同步
2024-01-16 16:29:38252
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論