使Achronix在提供FPGA方案時(shí)，其成本能夠比其他使用可比存儲(chǔ)解決方案的FPGA低出一半。 集成化開發(fā)環(huán)境使設(shè)計(jì)人員能夠使用M
2018-11-26 17:32:22
911 韓國(guó)傳媒日前報(bào)導(dǎo)指 Samsung 正在 Apple 洽談合作，Samsung 將會(huì)為未來(lái)的 iPhone 提供 OLED 屏幕面板。
2015-11-18 08:37:45904 28335 有支持64位浮點(diǎn)運(yùn)算的庫(kù)嗎？也即希望普通32位PC機(jī)上double型數(shù)據(jù)運(yùn)算程序（使用sin、atan等函數(shù)）能夠在28335上正確運(yùn)行。如果沒(méi)有，哪款最低配置的芯片支持呢（優(yōu)先考慮軟件庫(kù)，其次才是硬件）？先謝謝各位的幫助。
2020-06-03 10:01:53
FPGA 如何進(jìn)行浮點(diǎn)運(yùn)算
2015-09-26 09:31:37
20K40K110KGPIO(FPGA)≤173≤173≤173LVDS(FPGA)≤83對(duì)≤83對(duì)≤83對(duì)QSPI啟動(dòng)支持支持支持EMMC啟動(dòng)及容量支持64GB MAX支持64GB MAX支持64GB
2017-07-18 10:28:53
FPGA提供快速、簡(jiǎn)單、零風(fēng)險(xiǎn)的成本降低方案賽靈思 賽靈思EasyPath-6 FPGA僅六周即可針對(duì)高性能Virtex-6 FPGA提供快速、簡(jiǎn)單、零風(fēng)險(xiǎn)的成本降低方案賽靈思公司 (Xilinx
2012-08-11 18:17:16
通常無(wú)法在一個(gè)時(shí)鐘周期內(nèi)完成。因此FPGA實(shí)現(xiàn)除法運(yùn)算并不是一個(gè)“/”號(hào)可以解決的。 好在此類基本運(yùn)算均有免費(fèi)的IP核使用，本人使用的VIVADO 2016.4開發(fā)環(huán)境提供的divider gen
2018-08-13 09:27:32
我們需要 XILINX FPGA 給 AD9240 提供 8MHz CLK，AD9240 給 FPGA 提供采樣數(shù)據(jù)和溢出標(biāo)志，但 FPGA 提供的 CLK 最高 3.3V，請(qǐng)問(wèn)如何輸入給 AD9240 呢？
2023-12-08 06:54:46
PLD，但是真正意義上的第一顆FPGA芯片XC2064為xilinx所發(fā)明，這個(gè)時(shí)間差不多比摩爾老先生提出著名的摩爾定律晚20年左右，但是FPGA一經(jīng)發(fā)明，后續(xù)的發(fā)展速度之快，超出大多數(shù)人的想象，近些年
2020-10-26 14:35:32
絕大多數(shù)是基于 SRAM 的類型，可隨著設(shè)計(jì)的演化進(jìn)行重編程。請(qǐng)參考下面的內(nèi)容來(lái)具體了解方框圖中的各個(gè)突出顯示區(qū)域。圖1.1 FPGA單元結(jié)構(gòu)（1）IOB 細(xì)節(jié)目前的 FPGA 可支持許多種 I/O
2021-06-29 08:00:00
的Cyclone系列低成本FPGA3.2.1 新型可編程架構(gòu)3.2.2 嵌入式存儲(chǔ)資源3.2.3 專用外部存儲(chǔ)接口電路3.2.4 支持的接口和協(xié)議3.2.5 鎖相環(huán)的實(shí)現(xiàn)3.2.6 I/O特性3.2.7
2014-04-23 15:28:29
=-*/在fpga中占用資源太大，怎么通過(guò)位運(yùn)算實(shí)現(xiàn)這些，謝謝
2013-07-14 20:36:48
近年來(lái)，隨著FPGA技術(shù)的發(fā)展，支持重構(gòu)的FPGA器件新品迭現(xiàn)。Xilinx、Altera、Lattice的FPGA器件都是SRAM查找表結(jié)構(gòu)。Xilinx支持模塊化動(dòng)態(tài)部分重構(gòu)的器件族有
2011-05-27 10:23:28
Altera_Stratix_V_FPGA提供RLDRAM_3存儲(chǔ)器支持
2012-08-13 22:17:28
DM8168支持浮點(diǎn)運(yùn)算嗎？我的視頻采集經(jīng)過(guò)一個(gè)浮點(diǎn)運(yùn)算處理，視頻卡的不能動(dòng)了。求解釋
2018-06-21 03:14:22
在《ARM微控制器基礎(chǔ)與實(shí)戰(zhàn)》的 2.6.3 節(jié)有說(shuō)到"浮點(diǎn)數(shù)寄存器(F0-F7...)"，2104是否具有這些寄存器如果 EasyArm 不支持浮點(diǎn)運(yùn)算，而我的程序需要用到浮點(diǎn)運(yùn)算，請(qǐng)問(wèn)可以實(shí)現(xiàn)嗎
2022-11-07 15:24:11
NUC100、NUC200、Nano100與NUC442/NUC472系列芯片支持的實(shí)時(shí)時(shí)鐘控制器，其他系列芯片則無(wú)。
多數(shù)NuMicro? 家族芯片的實(shí)時(shí)時(shí)鐘控制器是不需要獨(dú)立的電源，而是與芯片
2023-06-27 06:08:18
STSPIN32F0 支不支持硬件浮點(diǎn)運(yùn)算
2024-03-13 06:32:29
HI論壇，在我的方式三相交流感應(yīng)電機(jī)控制，我遇到的文件“GS00 4”。它提到了一點(diǎn)“分?jǐn)?shù)乘法”，這是在匯編指令“MPY”中完成的。dsPIC的核心不支持浮點(diǎn)運(yùn)算，但DSC部分支持浮點(diǎn)運(yùn)算，對(duì)嗎？為什么XC16不定期使用這個(gè)芯片中可用的浮點(diǎn)命令？對(duì)我來(lái)說(shuō)，壓倒性的參數(shù)對(duì)我來(lái)說(shuō)并不重要。
2020-04-02 10:06:31
【摘要】：<正>Altium繼續(xù)為電子產(chǎn)品設(shè)計(jì)人員擴(kuò)大器件選項(xiàng)。目前,最新版Altium Designer可提供Xilinx Spartan-6器件系列的全面支持
2010-04-24 10:07:11
處理系統(tǒng)中最重要的部件之一。FPGA是當(dāng)前數(shù)字電路研究開發(fā)的一種重要實(shí)現(xiàn)形式，它與全定制ASIC電路相比，具有開發(fā)周期短、成本低等優(yōu)點(diǎn)。但多數(shù)FPGA不支持浮點(diǎn)運(yùn)算，這使FPGA在數(shù)值計(jì)算、數(shù)據(jù)分析和信號(hào)
2019-07-05 06:21:42
您會(huì)為了匹配您運(yùn)算放大器電路的輸入DC電阻而添加一個(gè)電阻器嗎？
2021-04-06 06:43:21
無(wú)益可言；對(duì)于如此低的采樣率，大多數(shù)串行DSP實(shí)現(xiàn)都是綽綽有余。其實(shí)，音頻應(yīng)用所含乘法運(yùn)算之多曾使其只能使用很大的FPGA實(shí)現(xiàn)。因此，用DSP實(shí)現(xiàn)低采樣率音頻應(yīng)用曾經(jīng)比使用大型FPGA更有效——成本
2011-03-06 19:15:48
與閉運(yùn)算：形態(tài)學(xué)開運(yùn)算就是先對(duì)圖像進(jìn)行腐蝕然后在膨脹，表達(dá)式即：形態(tài)學(xué)閉運(yùn)算就是先對(duì)圖像進(jìn)行膨脹然后在腐蝕，表達(dá)式即：圖1 開運(yùn)算和閉運(yùn)算演示（原圖由美國(guó)國(guó)家標(biāo)準(zhǔn)和技術(shù)研究所提供）如圖1所示，a為
2018-08-10 09:12:22
基于FPGA的實(shí)時(shí)互相關(guān)運(yùn)算器對(duì)無(wú)源雷達(dá)的直通信號(hào)和反射信號(hào)進(jìn)行互相關(guān)運(yùn)算可以檢測(cè)目標(biāo)是否存在。本文介紹了基于FPGA流水線操作的陣列運(yùn)算器,該運(yùn)算器有32個(gè)并行乘加運(yùn)算單元時(shí)分,完成256個(gè)探測(cè)
2009-09-19 09:25:42
處理系統(tǒng)中最重要的部件之一。FPGA是當(dāng)前數(shù)字電路研究開發(fā)的一種重要實(shí)現(xiàn)形式，它與全定制ASIC電路相比，具有開發(fā)周期短、成本低等優(yōu)點(diǎn)。但多數(shù)FPGA不支持浮點(diǎn)運(yùn)算，這使FPGA在數(shù)值計(jì)算、數(shù)據(jù)分析和信號(hào)
2019-08-15 08:00:45
的邏輯電路之間應(yīng)該相互緊鄰。擁塞問(wèn)題十分常見，賽靈思，英特爾和 Plunify 的應(yīng)對(duì)方法又是什么呢？賽靈思FPGA 中特定的資源會(huì)提供某些機(jī)制，使布局空出來(lái)，因此避免了可以讓設(shè)計(jì)變慢的擁塞。比如說(shuō)
2018-06-26 15:19:23
技術(shù)支持工程師面試試題大多數(shù)是什么技術(shù)支持工程師面試試題大多數(shù)是什么
2018-12-04 21:53:57
隨著機(jī)器學(xué)習(xí)（Machine Learning）領(lǐng)域越來(lái)越多地使用現(xiàn)場(chǎng)可編程門陣列（FPGA）來(lái)進(jìn)行推理（inference）加速，而傳統(tǒng)FPGA只支持定點(diǎn)運(yùn)算的瓶頸越發(fā)凸顯
2020-11-26 06:42:00
介紹一種在FPGA上實(shí)現(xiàn)的單精度浮點(diǎn)加法運(yùn)算器，運(yùn)算器算法的實(shí)現(xiàn)考慮了FPGA器件本身的特點(diǎn)，算法處理流程的拆分和模塊的拆分，便于流水設(shè)計(jì)的實(shí)現(xiàn)。
2021-04-29 06:27:09
本帖最后由 一只耳朵怪 于 2018-6-13 16:45 編輯
28335支持IQ格式嗎？同一個(gè)運(yùn)算，浮點(diǎn)和IQ運(yùn)算速度相比如何？
2018-06-13 03:02:01
FPGA如何實(shí)現(xiàn)32位減法運(yùn)算
2019-02-28 04:59:09
定點(diǎn)數(shù)具有哪幾種表示的形式？FPGA是如何實(shí)現(xiàn)數(shù)字信號(hào)處理定點(diǎn)運(yùn)算的？
2021-06-18 09:19:18
你好，
我想在dsp里做一個(gè)音頻降噪處理的算法，剛查看了一下adau1452的性能是極好的，我想進(jìn)一步了解一下這款芯片。
請(qǐng)問(wèn)adau1452支持浮點(diǎn)運(yùn)算嗎？你們提供的例程有沒(méi)有關(guān)于降噪的？我自己寫的算法代碼是c語(yǔ)言的就可以了吧？
或者說(shuō)只做降噪處理的（算法有點(diǎn)復(fù)雜）有沒(méi)有什么更好的dsp推薦？
謝謝
2023-11-29 07:58:31
你好，我想在dsp里做一個(gè)音頻降噪處理的算法，剛查看了一下adau1452的性能是最好的，我想進(jìn)一步了解一下這款芯片。請(qǐng)問(wèn)adau1452支持浮點(diǎn)運(yùn)算嗎？你們提供的例程有沒(méi)有關(guān)于降噪的？我自己寫的算法代碼是c語(yǔ)言的就可以了吧？或者說(shuō)只做降噪處理的（算法有點(diǎn)復(fù)雜）有沒(méi)有什么更好的dsp推薦？謝謝
2018-09-25 11:23:38
請(qǐng)問(wèn)怎樣去實(shí)現(xiàn)一種基于FPGA的矩陣運(yùn)算？
2021-06-22 07:00:19
自動(dòng)白平衡的FPGA實(shí)現(xiàn)采用FPGA對(duì)自動(dòng)白平衡進(jìn)行運(yùn)算有什么優(yōu)點(diǎn)？
2021-04-13 06:20:46
本文采用ALTERA 公司FPGA 作為算法處理器件,實(shí)現(xiàn)了互相關(guān)算法,取得了很好的效果。本文根據(jù)相關(guān)算法的運(yùn)算原理并考慮了模塊與外部的交互性,在FPGA 中配置設(shè)計(jì)了互相關(guān)運(yùn)算模塊
2009-09-01 09:48:25
13 運(yùn)算放大器的輸出阻抗:本系列第3部分將著重澄清有關(guān)運(yùn)放“輸出阻抗”的一些常見誤解。我們將會(huì)為運(yùn)放定義兩種不同的輸出阻抗——RO和ROUT。RO 在我們開始穩(wěn)定正在驅(qū)動(dòng)容性負(fù)載
2009-09-25 08:29:35109 本文采用ALTERA公司FPGA作為算法處理器件,實(shí)現(xiàn)了互相關(guān)算法,取得了很好的效果。本文根據(jù)相關(guān)算法的運(yùn)算原理并考慮了模塊與外部的交互性,在FPGA中配置設(shè)計(jì)了互相關(guān)運(yùn)算模塊、并串
2010-07-21 09:35:4019 高精度的乘除法和開方等數(shù)學(xué)運(yùn)算在FPGA實(shí)現(xiàn)中往往要消耗大量專用乘法器和邏輯資源。在資源敏感而計(jì)算時(shí)延要求較低的應(yīng)用中，以處理時(shí)間換取資源的串行運(yùn)算方法具有廣泛的應(yīng)
2010-07-28 18:05:1437 針對(duì)復(fù)雜算法中矩陣運(yùn)算量大, 計(jì)算復(fù)雜, 耗時(shí)多, 制約算法在線計(jì)算性能的問(wèn)題, 從硬件實(shí)現(xiàn)角度, 研究基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì), 實(shí)現(xiàn)矩陣并行計(jì)算。首先根據(jù)矩陣運(yùn)算
2011-12-06 17:30:4189 提出一種基2FFT的FPGA方法,完成了基于FPGA高精度浮點(diǎn)運(yùn)算器的FFT的設(shè)計(jì)。利用VHDL語(yǔ)言描述了蝶形運(yùn)算過(guò)程及地址產(chǎn)生單元,其仿真波形基本能正確的表示輸出結(jié)果。
2011-12-23 14:24:0846 基于FPGA的開方運(yùn)算實(shí)現(xiàn) ，的技術(shù)論文
2015-10-30 10:59:015 2017年1月12日最新消息傳出，LG Display傾向?qū)θ巧斐鲈?，希望化解三星遭夏普斷貨之危。不過(guò)由于面板規(guī)格、數(shù)量與交期尚未喬妥，雙方還須要進(jìn)一步協(xié)商。
2017-01-13 10:31:40290 14.10 浮點(diǎn)運(yùn)算 大多數(shù)的ARM處理器硬件上并不支持浮點(diǎn)運(yùn)算。但ARM上提供了以下幾個(gè)選項(xiàng)來(lái)實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 浮點(diǎn)累加協(xié)處理器FPA（Floating-Point Accelerator）：ARM
2017-10-17 16:48:391 Cadence OrCADFPGA System Planner為FPGA和PCB之間的協(xié)同設(shè)計(jì)提供了一種全面的、可擴(kuò)展的解決方案，它能使用戶創(chuàng)建一個(gè)正確的、最優(yōu)的引腳分配。FPGA的引腳分配是根據(jù)
2017-11-17 20:36:095453 
說(shuō)起3D打印，相信許多人都有所印象，腦海中自然而言就會(huì)浮現(xiàn)出一臺(tái)高精尖的機(jī)器不斷揮動(dòng)機(jī)械臂，隨后神奇的一幕發(fā)生了，隨著材料的層層堆疊，一個(gè)在平常絕對(duì)無(wú)法生產(chǎn)出來(lái)的“物件”悄然出現(xiàn)。這便是大多數(shù)人對(duì)于3D打印的第一印象，那么如此神奇的3D打印將會(huì)為整個(gè)市場(chǎng)帶來(lái)哪些改變？
2018-01-31 10:42:464090 隨著人工智能和深度學(xué)習(xí)對(duì)運(yùn)算要求越來(lái)越高，人們逐漸認(rèn)識(shí)到并行處理、低延時(shí)、低功耗和可重配置的重要性，FPGA本身是一張白紙，藍(lán)圖全靠工程師來(lái)設(shè)計(jì)，也正是因?yàn)檫@種無(wú)限制，才造就了其功能的無(wú)限強(qiáng)大。所以，新時(shí)代下，FPGA逐漸成為高性能運(yùn)算的“寵兒”。
2018-03-23 11:14:035825 
結(jié)構(gòu)復(fù)雜，采用DSP實(shí)現(xiàn)會(huì)增加系統(tǒng)負(fù)擔(dān)，降低系統(tǒng)速度。在某些對(duì)速度要求較高的情況，必須采用專門的浮點(diǎn)運(yùn)算處理器。 EDA/FPGA技術(shù)不斷發(fā)展，其高速、應(yīng)用靈活、低成本的優(yōu)點(diǎn)使其廣泛應(yīng)用數(shù)字信號(hào)處理領(lǐng)域。在FPCA技術(shù)應(yīng)用的初期，
2018-04-10 14:25:5317 ，且通常無(wú)法在一個(gè)時(shí)鐘周期內(nèi)完成。因此FPGA實(shí)現(xiàn)除法運(yùn)算并不是一個(gè)“/”號(hào)可以解決的。 好在此類基本運(yùn)算均有免費(fèi)的IP核使用，本人使用的VIVADO 2016.4開發(fā)環(huán)境提供的divider gen IP核均采用AXI總線接口，已經(jīng)不再支持native接口。
2018-05-18 01:15:004150 -- Achronix率先提供支持GDDR6的高性能FPGA Micron推出其GDDR6存儲(chǔ)器，它是Micron最快、最強(qiáng)大且支持圖形的存儲(chǔ)器，將成為支持Achronix采用臺(tái)積電（TSMC） 7nm工藝技術(shù)
2018-11-28 15:15:02236 該交易所支持五種數(shù)字貨幣：比特幣、以太坊、比特現(xiàn)金、萊特幣和瑞波幣。Bitpoint日本表示，“將會(huì)為Bitpoint馬來(lái)西亞提供系統(tǒng)和流動(dòng)性方面的支持”。
2019-01-31 10:00:0011117 5G將帶來(lái)新媒體的應(yīng)用，遠(yuǎn)遠(yuǎn)超出目前人們的想象，不僅體現(xiàn)在智能手機(jī)上的應(yīng)用，還包括汽車、房屋、生活和工作的每一個(gè)方面，都會(huì)被納入媒體的覆蓋和影響。萬(wàn)物皆媒體，人機(jī)共生，將會(huì)為我們構(gòu)建一個(gè)新的媒體環(huán)境。
2019-03-21 10:09:332391 本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA實(shí)現(xiàn)三輸入的多數(shù)判決器的實(shí)驗(yàn)詳細(xì)資料說(shuō)明。
2019-04-28 08:00:002 多數(shù)表決器常見于信號(hào)處理。例如，在自動(dòng)控制中，對(duì)三個(gè)針對(duì)同一事物的信號(hào)使用多數(shù)表決器進(jìn)行運(yùn)算，并按照其中兩個(gè)一致的結(jié)果執(zhí)行。這樣既可以提高信號(hào)的可靠性（信號(hào)不止一個(gè)），又避免信號(hào)源錯(cuò)誤（出錯(cuò)的信號(hào)在表決中被排除）造成不必要的損失。
2019-12-04 07:02:002675 
而且“人工智能星座”定位于智能化和商業(yè)化，將會(huì)為相關(guān)企業(yè)提供數(shù)據(jù)支持。
2019-07-02 11:06:58322 據(jù)悉，戴爾EMC和富士通兩家大型服務(wù)器原始設(shè)備制造商也加入了進(jìn)來(lái) ，戴爾EMC增加了R640、R740和R740xd對(duì)FPGA 的支持，富士通則為PRIMERGY RX2540 M4服務(wù)器優(yōu)先客戶提供早期訪問(wèn)權(quán)。
2019-08-04 11:21:48484 在萊迪思看來(lái)，隨著智能功能從云端引入到網(wǎng)絡(luò)邊緣領(lǐng)域，移動(dòng)FPGA對(duì)多個(gè)市場(chǎng)都產(chǎn)生了影響。很多網(wǎng)絡(luò)邊緣設(shè)備要求小尺寸、低功耗和價(jià)格合理。
2019-11-01 15:03:17544 隨著機(jī)器學(xué)習(xí)（Machine Learning）領(lǐng)域越來(lái)越多地使用現(xiàn)場(chǎng)可編程門陣列（FPGA）來(lái)進(jìn)行推理（inference）加速，而傳統(tǒng)FPGA只支持定點(diǎn)運(yùn)算的瓶頸越發(fā)凸顯。
2020-04-30 11:31:32952 隨著機(jī)器學(xué)習(xí)（Machine Learning）領(lǐng)域越來(lái)越多地使用現(xiàn)場(chǎng)可編程門陣列（FPGA）來(lái)進(jìn)行推理（inference）加速，而傳統(tǒng)FPGA只支持定點(diǎn)運(yùn)算的瓶頸越發(fā)凸顯。
2020-05-12 10:46:50521 開方運(yùn)算作為數(shù)字信號(hào)處理（DSP）領(lǐng)域內(nèi)的一種基本運(yùn)算，其基于現(xiàn)場(chǎng)可編程門列（FPGA）的工程實(shí)現(xiàn)具有較高的難度。本文分析比較了實(shí)現(xiàn)開方運(yùn)算的牛頓-萊福森算法，逐次逼近算法，非冗余開方算法3種算法
2020-08-06 17:58:156 FPGA支持信息
2021-03-23 13:27:012 AD-FMCADC3-EBZ FPGA支持信息
2021-05-14 18:24:256 AD-FMCADC7-EBZ FPGA支持信息
2021-05-23 16:15:496 有些FPGA中是不能直接對(duì)浮點(diǎn)數(shù)進(jìn)行操作的，只能采用定點(diǎn)數(shù)進(jìn)行數(shù)值運(yùn)算。對(duì)于FPGA而言，參與數(shù)學(xué)運(yùn)算的書就是16位的整型數(shù)，但如果數(shù)學(xué)運(yùn)算中出現(xiàn)小數(shù)怎么辦呢？要知道，FPGA對(duì)小數(shù)是無(wú)能為力
2021-08-12 09:53:394504 FPGA中的硬件邏輯與軟件程序的區(qū)別，相信大家在做除法運(yùn)算時(shí)會(huì)有深入體會(huì)。若其中一個(gè)操作數(shù)為常數(shù)，可通過(guò)簡(jiǎn)單的移位與求和操作代替，但用硬件邏輯完成兩變量間除法運(yùn)算會(huì)占用較多的資源，電路結(jié)構(gòu)復(fù)雜，且通常無(wú)法在一個(gè)時(shí)鐘周期內(nèi)完成。因此FPGA實(shí)現(xiàn)除法運(yùn)算并不是一個(gè)“/”號(hào)可以解決的。
2022-04-27 09:16:036098 FPGA 在采用先進(jìn)數(shù)字波束形成技術(shù)的雷達(dá)系統(tǒng)中提供了優(yōu)于 CPU 和 GPU 選項(xiàng)的巨大優(yōu)勢(shì)，因?yàn)樗鼈兛梢越档统杀?、?fù)雜性、功耗和上市時(shí)間。由于其在自適應(yīng)波束成形應(yīng)用中處理高度并行浮點(diǎn)運(yùn)算的卓越能力，FPGA 可以提高算法性能，同時(shí)顯著降低功耗。
2022-06-14 09:19:131082 異構(gòu)計(jì)算 FPGA處理密集計(jì)算優(yōu)勢(shì)搶眼 面對(duì)機(jī)器學(xué)習(xí)和云服務(wù)對(duì)于算力需求持續(xù)增長(zhǎng)，異構(gòu)計(jì)算逐漸成為高性能計(jì)算的主流解決方案。FPGA也逐漸走到臺(tái)前，出現(xiàn)在各個(gè)數(shù)據(jù)中心。 密集型計(jì)算 矩陣運(yùn)算、機(jī)器
2022-11-03 08:20:02382 電子發(fā)燒友網(wǎng)站提供《無(wú)需用戶觸摸即可分配適量洗手液的設(shè)備.zip》資料免費(fèi)下載
2022-11-22 09:32:220 支持 4K 和 8K 視頻處理的 FPGA 技術(shù)
2022-12-28 09:51:221529 隨著 機(jī)器學(xué)習(xí) （Machine Learning）領(lǐng)域越來(lái)越多地使用現(xiàn)場(chǎng)可 編程 門陣列（ FPGA ）來(lái)進(jìn)行推理（inference）加速，而傳統(tǒng)FPGA只支持定點(diǎn)運(yùn)算的瓶頸越發(fā)凸顯
2023-03-11 13:05:07351 由于FPGA可以對(duì)算法進(jìn)行并行化，所以FPGA 非常適合在可編程邏輯中實(shí)現(xiàn)數(shù)學(xué)運(yùn)算。
2023-05-15 11:29:152057 
本文是本系列的第三篇，本文主要介紹FPGA常用運(yùn)算模塊-乘加器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
2023-05-22 16:17:12888 
本文是本系列的第四篇，本文主要介紹FPGA常用運(yùn)算模塊-除法器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
2023-05-22 16:20:451840 
本文是本系列的第五篇，本文主要介紹FPGA常用運(yùn)算模塊-復(fù)數(shù)乘法器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
2023-05-22 16:23:281204 
本文是本系列的第六篇，本文主要介紹FPGA常用運(yùn)算模塊-DDS信號(hào)發(fā)生器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
2023-05-24 10:37:183733 
點(diǎn)擊上方 藍(lán)字 關(guān)注我們 一、前言 FPGA以擅長(zhǎng)高速并行數(shù)據(jù)處理而聞名，從有線/無(wú)線通信到圖像處理中各種DSP算法，再到現(xiàn)今火爆的AI應(yīng)用，都離不開卷積、濾波、變換等基本的數(shù)學(xué)運(yùn)算。但由于FPGA
2023-07-19 14:25:02794 
FPGA實(shí)現(xiàn)加法和減法運(yùn)算非常簡(jiǎn)單，實(shí)現(xiàn)乘法和除法可以用IP，那實(shí)現(xiàn)對(duì)數(shù)和指數(shù)運(yùn)算該用什么呢？
2023-08-05 09:37:05810 
FPGA以擅長(zhǎng)高速并行數(shù)據(jù)處理而聞名，從有線/無(wú)線通信到圖像處理中各種DSP算法，再到現(xiàn)今火爆的AI應(yīng)用，都離不開卷積、濾波、變換等基本的數(shù)學(xué)運(yùn)算。但由于FPGA的硬件結(jié)構(gòu)和開發(fā)特性使得其對(duì)很多算法
2023-09-05 11:45:02267 ，浮點(diǎn)加法器是現(xiàn)代信號(hào)處理系統(tǒng)中最重要的部件之一。FPGA是當(dāng)前數(shù)字電路研究開發(fā)的一種重要實(shí)現(xiàn)形式，它與全定制ASIC電路相比，具有開發(fā)周期短、成本低等優(yōu)點(diǎn)。 但多數(shù)FPGA不支持浮點(diǎn)運(yùn)算，這使FPGA在數(shù)值計(jì)算、數(shù)據(jù)分析和信號(hào)處理等方
2023-09-22 10:40:03394 
您會(huì)為了匹配您運(yùn)算放大器電路的輸入DC電阻而添加一個(gè)電阻器嗎？ 當(dāng)設(shè)計(jì)一個(gè)運(yùn)算放大器電路時(shí)，我們需要考慮的因素很多，其中之一就是輸入電阻。輸入電阻是微小信號(hào)被放大器接收并放大的關(guān)鍵性能指標(biāo)，對(duì)于
2023-10-30 09:41:04250
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論