簡(jiǎn)歷
N32S032芯片采用ARM-M0安全處理器內(nèi)核以及AMBA多總線(xiàn)結(jié)構(gòu)設(shè)計(jì)，是國(guó)民技術(shù)針對(duì)電子銀行、電子商務(wù)、電子政務(wù)等移動(dòng)互聯(lián)網(wǎng)身份認(rèn)證及物聯(lián)網(wǎng)安全加密應(yīng)用開(kāi)發(fā)的一款32位多用途高性能安全芯片。N32S032芯片內(nèi)置硬件算法協(xié)處理器提供性能優(yōu)異的DES/3DES、AES、SHA、RSA、ECC以及國(guó)家商用密碼SM1/SM2/SM3/SM4等安全算法模塊，同時(shí)集成12位1Msps高精度SARADC、10bit DAC、比較器、RTC實(shí)時(shí)時(shí)鐘、高性能PWM、USB2.0(FS)、多路SPI、UART、I2C、ISO7816多種應(yīng)用外設(shè)接口，可以輕松實(shí)現(xiàn)物聯(lián)網(wǎng)以及移動(dòng)互聯(lián)網(wǎng)安全認(rèn)證解決方案。
特性
■ CPU 核系統(tǒng)
― ARM SC000 安全處理器內(nèi)核（基于ARM Cortex-M0 架構(gòu)）
― 2KB 指令Cache緩存
― 最高主頻80MHz
■ 存儲(chǔ)
― 320KB FLASH存儲(chǔ)器10萬(wàn)次擦寫(xiě)次數(shù)，10年數(shù)據(jù)保持
― 20KB 通用系統(tǒng)SRAM
― 1KB Retention RAM
― 3KB PAE 專(zhuān)用 RAM
― 存儲(chǔ)保護(hù)單元MPU實(shí)現(xiàn)不同用戶(hù)權(quán)限安全訪(fǎng)問(wèn)控制
― FLASH和SRAM訪(fǎng)問(wèn)權(quán)限控制；
― ARAM區(qū)域支持用戶(hù)獨(dú)占配置；
― 支持BOOT/COS/APP分區(qū)控制，最多支持2個(gè)APP用戶(hù)區(qū);
■ 安全組件
― RSA公鑰算法引擎
― ECC公鑰算法引擎
― 國(guó)密SM2公鑰算法引擎
― DES/3DES算法單元
― AES算法單元
― SHA1/SHA224/SHA256/SHA384/SHA512算法單元
― 國(guó)密哈希SM3算法單元
― 安全設(shè)計(jì)符合國(guó)家密碼管理局二級(jí)要求
― 安全設(shè)計(jì)符合國(guó)家信息安全測(cè)評(píng)中心EAL5+認(rèn)證的安全要求
■ 通訊接口
― USB2.0全速接;
― 支持8路PWM輸出;
― SCC(ISO7816主) 接口*1
― SCD(ISO7816從) 接口*1
― SPI接口*2
― UART接口*3
― I2C接口*2
■ 電氣特性
― 最大工作電流（@VCC:3.3V/25℃）：35mA @CPU80MHz，PAE80MHz
― 支持低功耗模式（@VCC:3.3V/25℃）：
― 工作電壓：1.8V～5.5V
― 工作溫度范圍：-40℃～85℃；
― 存儲(chǔ)溫度范圍：-40℃～125℃；
― ESD：±4KV（HBM 模型）
■ 認(rèn)證
― EAL5+證書(shū)
― 商用密碼產(chǎn)品型號(hào)證書(shū)（二級(jí)）
― NIST FIPS 140-2 CAVP認(rèn)證
― AEC-Q100車(chē)規(guī)級(jí)認(rèn)證
■ 封裝
― QFN32（4mm×4mm）
― SOP8 （車(chē)規(guī)認(rèn)證AEC-Q100）
― SOP8 （5mm x 4mm）
