SM320VC5421-EP 增強(qiáng)型產(chǎn)品定點(diǎn)數(shù)字信號(hào)處理器

數(shù)據(jù)： SM320VC5421-EP Fixed-Point Digital Signal Processor 數(shù)據(jù)表

描述

320VC5421定點(diǎn)數(shù)字信號(hào)處理器（DSP）是一款運(yùn)行速率為200-MIPS的雙核解決方案。 5421由兩個(gè)能夠進(jìn)行核心到核心通信的DSP子系統(tǒng)和一個(gè)由兩個(gè)DSP子系統(tǒng)共享的128K字零等待狀態(tài)片上程序存儲(chǔ)器組成。每個(gè)子系統(tǒng)包括一個(gè)54x DSP內(nèi)核，32K字程序/數(shù)據(jù)DARAM，32K字?jǐn)?shù)據(jù)SARAM，2K字ROM，三個(gè)多通道串行接口，xDMA邏輯，一個(gè)定時(shí)器，一個(gè)APLL和其他各種電路。

5421還包含一個(gè)主機(jī)端口接口（HPI），允許5421被視為主機(jī)處理器的內(nèi)存映射外設(shè)。 5421與TMS320VC5420引腳兼容。

每個(gè)子系統(tǒng)都有獨(dú)立的程序和數(shù)據(jù)空間，允許同時(shí)訪(fǎng)問(wèn)程序指令和數(shù)據(jù)。可以在一個(gè)周期中執(zhí)行兩個(gè)讀操作和一個(gè)寫(xiě)操作。具有并行存儲(chǔ)和特定于應(yīng)用程序的指令的指令可以充分利用該架構(gòu)。此外，數(shù)據(jù)可以在程序和數(shù)據(jù)空間之間傳輸。這種并行性支持一組強(qiáng)大的算術(shù)，邏輯和位操作操作，這些操作都可以在一個(gè)機(jī)器周期中執(zhí)行。 5421包括管理中斷，重復(fù)操作和函數(shù)調(diào)用的控制機(jī)制。此外，5421具有128K字的片上程序存儲(chǔ)器，可在兩個(gè)子系統(tǒng)之間共享。

5421旨在用作遠(yuǎn)程的高性能，低成本，高密度DSP數(shù)據(jù)訪(fǎng)問(wèn)或IP語(yǔ)音子系統(tǒng)。它旨在維護(hù)當(dāng)前的調(diào)制解調(diào)器架構(gòu)，同時(shí)將硬件和軟件影響降至最低，從而最大限度地重用現(xiàn)有的調(diào)制解調(diào)器技術(shù)和開(kāi)發(fā)工作。

特性

受控基線(xiàn)
- 一個(gè)裝配/測(cè)試現(xiàn)場(chǎng)，一個(gè)制造現(xiàn)場(chǎng)
40°C至85°C的擴(kuò)展溫度性能
增強(qiáng)的減少制造源（DMS）支持
增強(qiáng)產(chǎn)品更改通知
資格譜系
由兩個(gè)獨(dú)立子系統(tǒng)組成的200-MIPS雙核DSP < /li>
每個(gè)內(nèi)核都具有先進(jìn)的多總線(xiàn)架構(gòu)，具有三個(gè)獨(dú)立的16位數(shù)據(jù)存儲(chǔ)器總線(xiàn)和一個(gè)程序總線(xiàn)
40位算術(shù)邏輯單元（ALU），包括一個(gè)40位桶形移位器每個(gè)內(nèi)核有兩個(gè)40位累加器
每個(gè)內(nèi)核都有一個(gè)17位×17位并行乘法器，耦合到40位加法器，用于非流水線(xiàn)單周期乘法/累加（MAC）操作< /li>
每個(gè)核心都有比較，選擇和存儲(chǔ)單元（CSSU）用于維特比運(yùn)算符的添加/比較選擇
每個(gè)核心都有一個(gè)n指數(shù)編碼器，用于計(jì)算單周期內(nèi)40位累加器值的指數(shù)值
每個(gè)內(nèi)核具有兩個(gè)地址發(fā)生器，帶有八個(gè)輔助寄存器和兩個(gè)輔助寄存器算術(shù)單元（ARAU）
512K字×16位擴(kuò)展程序地址空間
總計(jì)256K字×16位雙路和單路 - 訪(fǎng)問(wèn)片上RAM（128K字x 16位雙向共享存儲(chǔ)器）
單指令重復(fù)和塊重復(fù)操作
32位長(zhǎng)指令Word操作數(shù)
有兩個(gè)或三個(gè)操作數(shù)讀取的指令
從中斷快速返回
使用并行存儲(chǔ)和并行加載的算術(shù)指令
有條件存儲(chǔ)指令
CLKOUT的輸出控制
TOUT的輸出控制
使用IDLE1，IDLE2和IDLE3的功耗控制指令
Dual用于低功耗，快速Opera的1.8V（核心）和3.3V（I /O）電源tions
10-ns單周期定點(diǎn)指令
通過(guò)兩個(gè)內(nèi)部8個(gè)元素FIFO進(jìn)行處理器間通信
12個(gè)直接存儲(chǔ)器訪(fǎng)問(wèn)通道（DMA）無(wú)CPU負(fù)載的數(shù)據(jù)傳輸（每個(gè)子系統(tǒng)具有外部訪(fǎng)問(wèn)的六個(gè)通道）
具有128通道選擇能力的六個(gè)多通道緩沖串行端口（McBSP）（每個(gè)子系統(tǒng)三個(gè)McBSP）
與外部存儲(chǔ)器接口引腳復(fù)用的16位主機(jī)端口接口（HPI）
軟件可編程鎖相環(huán)（APLL）提供多種時(shí)鐘選項(xiàng)（需要外部振蕩器）
開(kāi)基于芯片掃描的仿真邏輯，IEEE標(biāo)準(zhǔn)1149-1 （JTAG）邊界掃描邏輯
兩個(gè)軟件可編程定時(shí)器（每個(gè)子系統(tǒng)一個(gè)）
軟件可編程等待狀態(tài)發(fā)生器（最多14個(gè)等待狀態(tài)）
以144針低配置提供Quad Flatpack（LQFP）（PGE后綴）包

符合JEDEC和行業(yè)標(biāo)準(zhǔn)的組件認(rèn)證，以確保在擴(kuò)展的溫度范圍。這包括但不限于高加速應(yīng)力測(cè)試（HAST）或偏壓85/85，溫度循環(huán)，高壓釜或無(wú)偏HAST，電遷移，鍵合金屬間壽命和模塑化合物壽命。此類(lèi)鑒定測(cè)試不應(yīng)被視為超出規(guī)定的性能和環(huán)境限制使用該組件的合理性。
IEEE標(biāo)準(zhǔn)1149.1-1990標(biāo)準(zhǔn)測(cè)試訪(fǎng)問(wèn)端口和邊界掃描架構(gòu)。