Xilinx 設(shè)計(jì)方法營(yíng)銷高級(jí)總監(jiān)Tom Feist剛剛在EETimes網(wǎng)站上發(fā)表了一篇文章，題目是“’Must Haves’ When Designing for the All Programmable Era.（AllProgrammable設(shè)計(jì)的基本要素）”，在文章中，F(xiàn)eist認(rèn)為，對(duì)每一個(gè)系統(tǒng)開發(fā)團(tuán)隊(duì)而言，有以下5點(diǎn)非常重要，需要認(rèn)真去考慮。

一定要滿足最迫切的設(shè)計(jì)挑戰(zhàn)：一提到系統(tǒng)設(shè)計(jì)和設(shè)計(jì)工具，我們就很容易陷入到派系和哲學(xué)的爭(zhēng)論中，在這方面的觀點(diǎn)和意見總是非常多，但Feist在EETimes上發(fā)表的文章，能指導(dǎo)你去關(guān)注在系統(tǒng)設(shè)計(jì)中最迫切需要關(guān)注的幾個(gè)方面：

進(jìn)度表—錯(cuò)過(guò)進(jìn)度，項(xiàng)目可能就會(huì)被取消。晚于市場(chǎng)需求的產(chǎn)品會(huì)錯(cuò)過(guò)一個(gè)重要的時(shí)間點(diǎn)（就好像冬季促銷旺季，PS.美國(guó)促銷旺季是在圣誕節(jié)前），從而無(wú)法獲得預(yù)期的收益，在某些情況下甚至根本沒(méi)有收益。公司可能會(huì)失敗。當(dāng)錯(cuò)過(guò)進(jìn)度表，所有這些可怕的事情都有可能發(fā)生。

“集成”瓶頸—比如：采用RTL代碼來(lái)集成使用C或者C++語(yǔ)言編寫的算法模塊、集成現(xiàn)有的或者購(gòu)買的IP、集成模擬/數(shù)字/DSP這類數(shù)?；旌显O(shè)計(jì)以及驗(yàn)證這些設(shè)計(jì)。

“實(shí)現(xiàn)”瓶頸—包括時(shí)序收斂以及后期的ECO （Engineering Change Order，工程改動(dòng)要求）。

使用一個(gè)可行的設(shè)計(jì)方法來(lái)預(yù)估設(shè)計(jì)周期:再?gòu)?qiáng)大的芯片，其本身并不能建立出一個(gè)成功的系統(tǒng)。強(qiáng)大的芯片與強(qiáng)大的工具結(jié)合在一起也不一定能建立一個(gè)成功的系統(tǒng)。只有采用一個(gè)基于最佳實(shí)踐的，可行的設(shè)計(jì)方法（可重復(fù)的、不是特例的），正確地使用設(shè)計(jì)工具，才能保證按時(shí)完成設(shè)計(jì)，并把費(fèi)用控制在預(yù)算范圍之內(nèi)。設(shè)計(jì)方法即使可行，也必須隨著芯片技術(shù)和工具的發(fā)展而不斷向前發(fā)展，這些都不能停滯不前。業(yè)界最佳實(shí)踐是發(fā)展的一個(gè)結(jié)果，一個(gè)好的設(shè)計(jì)方法也必須隨之發(fā)展。

IP是秘密武器：“重新設(shè)計(jì)輪子”會(huì)使得開發(fā)計(jì)劃岌岌可危。對(duì)系統(tǒng)設(shè)計(jì)而言，開發(fā)那些不能增加特殊價(jià)值的系統(tǒng)組件是沒(méi)有任何意義的。一個(gè)以太網(wǎng)MAC？也許你的團(tuán)隊(duì)可以設(shè)計(jì)一個(gè)更好的，但是有什么價(jià)值呢？自從Intel在1982年推出一個(gè)40-pin DIP封裝的82586以太網(wǎng)協(xié)處理器后，人們就已經(jīng)在他們的設(shè)計(jì)中使用購(gòu)買的以太網(wǎng)MAC IP了。（那都已經(jīng)是32年前的事了）一個(gè)150Gbps Interlaken模塊、一個(gè)存儲(chǔ)器控制器或者一個(gè)PCIe模塊，這些都是類似的情況。如果從頭開始設(shè)計(jì)一個(gè)系統(tǒng)模塊不能增加價(jià)值，那么你就不能去設(shè)計(jì)它，而應(yīng)該選擇一個(gè)現(xiàn)成的，這樣你在幾秒鐘之內(nèi)就可以降低這個(gè)設(shè)計(jì)的門檻。你需要一個(gè)設(shè)計(jì)工具，可以幫你很容易地把這個(gè)IP模塊以及整個(gè)IP子系統(tǒng)集成到設(shè)計(jì)中，因?yàn)镮P復(fù)用不再是一個(gè)可選項(xiàng)，它是一個(gè)符合業(yè)界標(biāo)準(zhǔn)的最佳實(shí)踐。

把抽象的概念推進(jìn)到極限：算法設(shè)計(jì)人員已經(jīng)在使用MATLAB、C以及C++，因?yàn)檫@些工具能夠用來(lái)進(jìn)行快速開發(fā)和驗(yàn)證。而傳統(tǒng)的、過(guò)時(shí)的方式是把算法扔給實(shí)現(xiàn)團(tuán)隊(duì)，在一個(gè)目標(biāo)處理平臺(tái)上進(jìn)行軟件優(yōu)化，或者使用Verilog或VHDL語(yǔ)言，手工轉(zhuǎn)換成硬件描述語(yǔ)言?？s短開發(fā)計(jì)劃、保持工程預(yù)算可控的一種有競(jìng)爭(zhēng)力的方法是在所有可能的地方都利用自動(dòng)化，在盡可能短的時(shí)間內(nèi)開發(fā)出一個(gè)系統(tǒng)。問(wèn)題不應(yīng)該再是“我們能設(shè)計(jì)一個(gè)更好的嗎？”，而是“我們?nèi)绾问褂盟谑袌?chǎng)上打敗競(jìng)爭(zhēng)對(duì)手”，這是在觀念上的一個(gè)根本性變化。

使用HLS來(lái)生成IP：Feist的最后一個(gè)觀點(diǎn)或許是最具爭(zhēng)議性的?，F(xiàn)在大家一般采用非RTL語(yǔ)言來(lái)開發(fā)算法和建模，包括MATLAB、C、C++、OpenCL以及SystemC。算法設(shè)計(jì)人員在這個(gè)層次上設(shè)計(jì)以及驗(yàn)證的速度更快（在某些情況下可以快1000倍）。高層次綜合（HLS）可以把這些算法快速轉(zhuǎn)換成IP模塊。HLS現(xiàn)在已經(jīng)用于無(wú)線、醫(yī)療、國(guó)防以及消費(fèi)類應(yīng)用領(lǐng)域（PS.可能你的競(jìng)爭(zhēng)對(duì)手已經(jīng)用了）。關(guān)于這一點(diǎn)，你當(dāng)然可以有一些保守的討論—就在上周，我已經(jīng)在FPGA團(tuán)體的社交網(wǎng)站上看到了這么一個(gè)討論，是基于我上一篇關(guān)于HLS的博文（“我們能相信HLS嗎？Brian Bailey想知道，也許你也想知道”）的。當(dāng)你的開發(fā)團(tuán)隊(duì)還在討論的時(shí)候，你的競(jìng)爭(zhēng)對(duì)手將會(huì)使用HLS在市場(chǎng)上擊敗你。

Feist的文章最后總結(jié)說(shuō)：“在過(guò)去的15年里，EDA技術(shù)有了非常大的進(jìn)步，現(xiàn)在，我們尋求下一代開發(fā)工具，一定要著眼于徹底解決系統(tǒng)級(jí)集成和實(shí)現(xiàn)過(guò)程中的工作效率瓶頸問(wèn)題，這是非常重要的?！?/p>