Model Composer是一款基于模型的設計工具，不僅能夠在 MathWorks Simulink 環(huán)境中進行快速設計探索，而且還可通過自動代碼生成加速基于 Xilinx 全可編程器件的生產(chǎn)。您不僅可使用高層次性能優(yōu)化模塊通過算法來進行表達和迭代，還可通過系統(tǒng)級仿真來驗證功能正確性。Model Composer 可通過自動優(yōu)化將您的算法規(guī)范轉(zhuǎn)換為生產(chǎn)品質(zhì)實現(xiàn)方案，其可擴展 Xilinx 高層次綜合技術。

主要特性與優(yōu)勢

加速設計迭代

高層次抽象： 算法主導型構建塊以功能性為重點，可為域?qū)＜壹铀僭O計探索提供至關重要的易用特性。

支持向量和矩陣： 可實現(xiàn)基于框架的算法設計，為您轉(zhuǎn)而采用中間低層次實現(xiàn)模型節(jié)省寶貴的時間和精力。

專用庫： 性能優(yōu)化的計算機視覺、數(shù)學和線性代數(shù)庫可用作模塊，在 Xilinx 全可編程器件上進行仿真和實現(xiàn)高性能。

將可綜合的 C/C++ 導入為定制模塊：能夠創(chuàng)建您自己的仿真及代碼生成模塊，這可為設計差異化算法提供更大的靈活性。

與 Simulink 無縫集成： 與 Simulink 產(chǎn)品系列的模塊直接連接，不僅可實現(xiàn)系統(tǒng)級建模和仿真，而且還能夠充分利用 Simulink 圖形環(huán)境的刺激生成和數(shù)據(jù)可視化功能。

支持整數(shù)、浮點和定點： 支持 Simulink 中的原生浮動和整數(shù)數(shù)據(jù)類型，以及由 Vivado HLS 提供支持的定點和半數(shù)據(jù)類型。

變換架構算法

自動優(yōu)化：不僅可分析 Simulink 中的算法規(guī)范和執(zhí)行自動優(yōu)化，以實現(xiàn)可針對吞吐量進行優(yōu)化的微架構，而且還可降低 Block RAM 利用率并實現(xiàn)模塊的并行執(zhí)行。

加快 IP 創(chuàng)建：將支持仿真的設計變成您可在 Vivado IP Integrator 中使用的 RTL IP 封裝并充分利用復雜設計即插即用 IP 集成設計環(huán)境的所有優(yōu)勢。

擴展至 DSP 的系統(tǒng)生成器：針對您設計的各部分利用 Model Composer 易用性及仿真速度的優(yōu)勢，并將合成的 RTL 導出到您現(xiàn)有的 DSP 設計系統(tǒng)生成器中作為新的自定義模塊。

導出至 Vivado HLS：高級特性可通過自動生成您進一步優(yōu)化算法將需要的一切（包括從仿真中記錄的測試向量）在設計、仿真和驗證您設計的 Simulink 圖形環(huán)境與 Vivado HLS 之間提供一條鏈路。

使用界面映射 RTL 接口：可便捷地使用圖形界面將設計中的輸入和輸出映射至所支持的 RTL 接口（AXI4-Lite、AXI4-Stream、AXI4-Stream 視頻、FIFO 和 Block RAM）以及用于實現(xiàn)方案的視頻格式（AXI4-Stream 視頻）。

自動測試工作臺生成：對來自測試工作臺仿真和生成的測試向量自動生成日志，以驗證可執(zhí)行設計和所生成代碼之間的功能對等值.