基于偽隨機序列的噪音干擾FPGA實現(xiàn)
偽隨機序列是具有某種隨機特性的確定的序列。它們是由移位寄存器產(chǎn)生確定序列，然而他們卻具有某種隨機特性的隨機序列。因為同樣具有隨機特性，無法從一個已經(jīng)產(chǎn)生的序列的特性中判斷是真隨機序列還是偽隨機序列，只能根據(jù)序列的產(chǎn)生辦法來判斷。偽隨機序列系列具有良好的隨機性和接近于白噪聲的相關(guān)函數(shù)，并且有預(yù)先的可確定性和可重復(fù)性。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618589 -
寄存器
+關(guān)注
關(guān)注
31文章
5434瀏覽量
124533 -
噪音
+關(guān)注
關(guān)注
1文章
170瀏覽量
24223
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
偽隨機數(shù)發(fā)生器的FPGA實現(xiàn)與研究
摘要：在很多實際應(yīng)用中，直接利用FPGA 產(chǎn)生偽隨機序列的方法可以為系統(tǒng)設(shè)計或測試帶來極大的便利。本文給出了基于線性反饋移位寄存器電路，并結(jié)合FPG
發(fā)表于 07-22 15:12
?0次下載
Galileo系統(tǒng)偽隨機序列生成及其FPGA實現(xiàn)
介紹了Galileo 系統(tǒng)使用的偽隨機序列的主要特征和生成方式，以此為依據(jù)提出了一種該偽隨機序列
發(fā)表于 09-01 17:01
?7次下載
基于過擬合神經(jīng)網(wǎng)絡(luò)的混沌偽隨機序列
偽隨機序列在保密通信、擴頻通信、密碼學(xué)等領(lǐng)域具有重要作用。本文結(jié)合神經(jīng)網(wǎng)絡(luò)和混沌映射的特點，提出了一種基于過擬合BP 神經(jīng)網(wǎng)絡(luò)的混沌偽隨機
發(fā)表于 12-22 14:12
?6次下載
一種混沌偽隨機序列發(fā)生器的FPGA實現(xiàn)
隨著混沌理論應(yīng)用于產(chǎn)生偽隨機序列的發(fā)展，用現(xiàn)場可編程邏輯門陣列實現(xiàn)了基于TD—ERCS混沌的偽隨機
發(fā)表于 10-20 16:25
?52次下載
偽隨機序列及PLD實現(xiàn)在程序和系統(tǒng)加密中的應(yīng)用
摘 要： 討論了用偽隨機序列實現(xiàn)程序加密保護及其可編程邏輯器件實現(xiàn)的原理、方法和具體操作
發(fā)表于 05-26 21:52
?926次閱讀
基于TDERCS偽隨機序列發(fā)生器的FPGA設(shè)計與實現(xiàn)
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應(yīng)用于密碼學(xué)、擴頻通信、雷達、導(dǎo)航等領(lǐng)域，其設(shè)計和分析一直是國際上的研究熱點。本文是關(guān)于偽
發(fā)表于 11-01 18:45
?27次下載
基于Altera的DSP Builder工具箱的偽隨機序列產(chǎn)生器設(shè)計方法
，說明這種方法在簡化設(shè)計難度、提高設(shè)計速度和靈活性等方面的優(yōu)點和應(yīng)用價值。并提出了其仿真和FPGA實現(xiàn)的基本方法。 關(guān)鍵詞： DSP Builder；m序列；Gold序列；平衡Gold
發(fā)表于 10-30 10:37
?0次下載
用FPGA硬件實現(xiàn)多路偽隨機序列應(yīng)用適應(yīng)光學(xué)SPGD控制算法設(shè)計
隨機序列是一組滿足特定統(tǒng)計學(xué)規(guī)律的數(shù)據(jù)，在信號理論分析中應(yīng)用非常普遍。由于 精確的隨機序列生成方法較為復(fù)雜，產(chǎn)生的隨機
發(fā)表于 07-16 09:57
?2274次閱讀
如何使用FPGA實現(xiàn)偽隨機數(shù)發(fā)生器
在很多實際應(yīng)用中，直接利用FPGA產(chǎn)生偽隨機序列的方法可以為系統(tǒng)設(shè)計或測試帶來極大的便利。本文給出了基于線性反饋移位寄存器電路，并結(jié)合FPGA
發(fā)表于 02-05 15:22
?25次下載
工商網(wǎng)監(jiān)
評論