目前的晶圓都是由硅元素生產(chǎn)制成，已知硅原子的直徑大約是0.22nm，再考慮到原子之間的距離，理論極限至少是0.5nm，但肯定沒有任何公司可以做到。普遍認(rèn)為3nm將是芯片制程工藝的極限。

事實(shí)上自從晶體管制造工藝進(jìn)入10nm時(shí)代之后，繼續(xù)提升制程工藝變得原來(lái)越困難，特別是Intel在14nm工藝上足足停留了5年之久，因此想要繼續(xù)提升芯片性能最好的辦法就是另辟蹊徑。

日前，復(fù)旦大學(xué)科研團(tuán)隊(duì)近日在集成電路基礎(chǔ)研究領(lǐng)域取得一項(xiàng)突破。他們發(fā)明了讓單晶體管“一個(gè)人干兩個(gè)人的活”的新邏輯結(jié)構(gòu)，使晶體管面積縮小50%，存儲(chǔ)計(jì)算的同步性也進(jìn)一步提升。

復(fù)旦大學(xué)微電子學(xué)院教授周鵬指出：“這項(xiàng)研究工作的核心內(nèi)容是利用原子晶體硫化鉬做出了新結(jié)構(gòu)晶體管。在此基礎(chǔ)上，團(tuán)隊(duì)發(fā)明了新的單晶體管邏輯結(jié)構(gòu)，在單晶體管上實(shí)現(xiàn)了邏輯運(yùn)算的‘與’和‘或’?！币虼嗽刃枰?個(gè)獨(dú)立晶體管才能實(shí)現(xiàn)邏輯功能，現(xiàn)在只要1個(gè)晶體管即可。

如果該發(fā)明成果成功產(chǎn)業(yè)化，將推動(dòng)集成電路向更輕、更快、更小、功耗更低方向發(fā)展。相關(guān)研究成果已在線發(fā)表于《自然?納米技術(shù)》。