復(fù)旦大學(xué)某ASIC實(shí)驗(yàn)室研究生新生FPGA基本知識(shí)入門培訓(xùn)。 主講AXI-GP和AXI-HP總線的快速實(shí)現(xiàn)方式。 AXI-GP的Slave模塊由我提供的腳本生成,里面的寄存器可以被ARM訪問。 AXI-HP由我提供的AXI-HP轉(zhuǎn)FIFO模塊實(shí)現(xiàn)。需要給這個(gè)模塊提供控制信號(hào): 即從哪讀,讀多少個(gè)到FIFO中; 從FIFO中讀多少個(gè)數(shù),并寫往哪里。
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618495 -
IP
+關(guān)注
關(guān)注
5文章
1805瀏覽量
152585 -
總線
+關(guān)注
關(guān)注
10文章
2960瀏覽量
89763
發(fā)布評論請先 登錄
重金求一個(gè)ZYNQ系列能用的SATA host IP
基于PCI接口的IP驗(yàn)證平臺(tái)

基于OVM驗(yàn)證平臺(tái)的IP芯片驗(yàn)證
Mentor Graphics在其企業(yè)驗(yàn)證平臺(tái)中新增ARM AMBA 5 AHB驗(yàn)證IP
Zynq-7000可擴(kuò)展處理平臺(tái)的特點(diǎn)及應(yīng)用介紹
Zynq-7000 AP SoC提供業(yè)經(jīng)驗(yàn)證的IP及參考設(shè)計(jì)
采用Zynq SDR套件的DDS HLS IP
如何使用Zynq-7000 VI進(jìn)行IP仿真驗(yàn)證和調(diào)試
基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案

基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案(7)

基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案(4)

基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案(3)

基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案(2)

Vitis下Zynq硬件平臺(tái)的測試

Zynq UltraScale+ MPSoC驗(yàn)證數(shù)據(jù)手冊

評論