LED屏早在60年代就已出現(xiàn)，但直到 90年代中期，才出現(xiàn)了全彩屏，該技術(shù)近年的價(jià)格已有了很大的降幅，分辨率也有了很大的改善。對(duì)于視頻來說，LED屏的低分辨率表現(xiàn)性能良好。平?？吹?LED屏的分辨率與電腦顯示器的分辨率是差不多的。LED 彩色顯示大屏是室外顯示大屏中用的最多的，是公認(rèn)的室外大型顯示屏中最值得發(fā)展的產(chǎn)業(yè)，LED 屏以其高亮度、長使用壽命更勝一籌。與 LCD 相比，LED屏播放視頻時(shí)的響應(yīng)速度更快，亮度更高。與電子發(fā)射顯示器相比，LED制造更簡單。與 OLED相比，LED技術(shù)更成熟?？傊?，LED 顯示以其得天獨(dú)厚的優(yōu)勢(shì)占據(jù)了高分辨率視頻顯示市場。本文設(shè)計(jì)的基于FPGA的大屏幕LED點(diǎn)陣顯示系統(tǒng)處理數(shù)據(jù)更快、存儲(chǔ)量更大。 一、接收卡控制系統(tǒng)的總體方案設(shè)計(jì)

如圖 1所示，視頻數(shù)據(jù)通過 DVI 接口傳給 FPGA1，進(jìn)行分辨率的切換和顯示區(qū)域的選擇以及信號(hào)的反伽碼矯正，通過網(wǎng)絡(luò)傳輸給接收卡的 FPGA2，通過 FPGA2 進(jìn)行數(shù)據(jù)的緩存，灰度控制以及行掃描和列驅(qū)動(dòng)功能。

接收卡接收的是 DVI 傳給 FPGA1，經(jīng) FPGA1 處理后的數(shù)據(jù)。在 FPGA2 內(nèi)部還要進(jìn) 行數(shù)據(jù)處理，處理要達(dá)到的目標(biāo)：（1）數(shù)據(jù)能在 LED 屏幕上分區(qū)顯示；（2）256 灰度級(jí)屏幕大?。?56*800。

（一）灰度實(shí)現(xiàn)方案的選擇

采用專用驅(qū)動(dòng)芯片 BHL2000來控制 LED顯示點(diǎn)陣，其內(nèi)部自動(dòng)有灰度控制電路。

BHL2000是一塊專門用于 LED 掃描和驅(qū)動(dòng)的高性能室外屏室內(nèi)屏通用的專用集成電路。BHL2000 芯片對(duì) LED 點(diǎn)陣的灰度采用占空比的調(diào)制方式并接受 8 位并行灰度脈寬寬度與灰度數(shù)據(jù)值成正比，圖像數(shù)據(jù)存儲(chǔ)容量為 32*16*8 比特，數(shù)據(jù)輸入掃描與數(shù)據(jù)輸出掃描獨(dú)立，控制系統(tǒng)結(jié)構(gòu)簡單。

專用芯片與通用芯片相比有它獨(dú)特的特點(diǎn)，專用驅(qū)動(dòng)芯片內(nèi)部有SRAM，輸出時(shí)恒流控制。LED 顯示效果更好，灰度實(shí)現(xiàn)簡單，容易控制，為以后的擴(kuò)展使用打下良好的基礎(chǔ)。

（二）存儲(chǔ)器方案設(shè)計(jì)

存儲(chǔ)器實(shí)現(xiàn)方案有六種：（1）FIFO 實(shí)現(xiàn)；（2）雙口 RAM 實(shí)現(xiàn)；（3）SDRAM 實(shí)現(xiàn)（4）SRAM 實(shí)現(xiàn)；（5）FLASHROM 實(shí)現(xiàn)（6）FPGA 內(nèi)部開存儲(chǔ)器來實(shí)現(xiàn)。

根據(jù) LED 顯示屏所要實(shí)現(xiàn)的 800*256分辨率的指標(biāo)，還有灰度級(jí)控制方式，選用 SRAM來實(shí)現(xiàn)接收數(shù)據(jù)的緩存。因?yàn)槠淙萘看?，速度快，地址方便控制，可以進(jìn)行跳地址讀寫數(shù)據(jù)，方便數(shù)據(jù)分區(qū)取出。

二、接收卡控制系統(tǒng)單元模塊設(shè)計(jì)

（一）時(shí)鐘控制模塊

1. 行計(jì)數(shù)時(shí)鐘和掃描控制信號(hào)

采用行掃描的，必須產(chǎn)生行掃描控制信號(hào)。如圖 2所示的row［4..0］是行掃描控制信號(hào)，用它接一個(gè) 2-4 譯碼器和四個(gè) 3-8 譯碼器來產(chǎn)生 32個(gè)行選信號(hào)，構(gòu)成 1/32 掃描方式的顯示屏。Hclk為行計(jì)數(shù)時(shí)鐘，也可以稱為行鎖存時(shí)鐘。

圖2 行驅(qū)動(dòng)模塊原理圖

2. 移位時(shí)鐘模塊

移位時(shí)鐘CP信號(hào)的產(chǎn)生，根據(jù)屏幕分辨率 256*800，刷新頻率為60HZ，掃描方式為 1/32，則移位頻率為 32*800*60=1.5MHZ。其中 32為掃描方式，32行共用一列驅(qū)動(dòng)模塊。60為刷新頻率，所以移位時(shí)鐘 CP 用時(shí)鐘分頻電路來實(shí)現(xiàn)即可。

3. 灰度控制時(shí)鐘

由于采用 BHL2000專用驅(qū)動(dòng)芯片，其灰度控制時(shí)鐘是通過計(jì)算由 FPGA產(chǎn)生的。根 據(jù)32*32 的點(diǎn)陣，其刷新頻率為 60HZ 則點(diǎn)頻為 60*32*32=60KHZ ，其行頻為點(diǎn)頻 /32=2KHZ ，所以灰度控制時(shí)鐘頻率為256*2k=512KHZ。

（二）存儲(chǔ)器控制模塊

根據(jù) LED顯示屏的大小，可以確定存儲(chǔ)器的容量和讀寫速度，存儲(chǔ)采用分色順序方式存儲(chǔ)。存儲(chǔ)最少存一幀的數(shù)據(jù)，容量為 256*800=200KB，選六片容量為256K的SRAM 即可。由于調(diào)試時(shí)選用的是32*32的點(diǎn)陣屏，不需要這么大的容量，只是在 FPGA 內(nèi)部實(shí)現(xiàn)了SRAM，為了方便看 LED顯示的結(jié)果，就在 FPGA 實(shí)現(xiàn)了ROM，里面固定的存儲(chǔ)了一些信息，證明 LED的顯示是否和ROM 里的內(nèi)容一樣。

（三）顯示屏的驅(qū)動(dòng)單元

1. 行驅(qū)動(dòng)模塊 三、FPGA 開發(fā)流程

系統(tǒng)程序設(shè)計(jì)是采用的 Verilog語言輸入方式，設(shè)計(jì)所用的軟件為 QuartusII軟件。

Altera 公司的 QuartusII 設(shè)計(jì)軟件提供最全面的 FPGA， CPLD 和結(jié)構(gòu)化 ASIC 設(shè)計(jì)流程，結(jié)合多種可直接進(jìn)行設(shè)計(jì)應(yīng)用的知識(shí)產(chǎn)權(quán)（IP）內(nèi)核，可以使設(shè)計(jì)效率 有很大提高。該軟件提供完整的多平臺(tái)設(shè)計(jì)環(huán)境，擁有 FPGA 和 CPLD 設(shè)計(jì)的所有 階段的解決方案，可以很好的滿足特定設(shè)計(jì)的需要。

大屏幕 LED點(diǎn)陣顯示系統(tǒng)采用可編程邏輯器件 FPGA來實(shí)現(xiàn)，可以實(shí)現(xiàn)在系統(tǒng)可編程（ISP），用戶可以在自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或電路板上重構(gòu)邏輯器件編程或反復(fù)改寫，從而實(shí)現(xiàn)了硬件設(shè)計(jì)與修改軟件化，縮短了開發(fā)周期，經(jīng)濟(jì)效益明顯，增加了設(shè)計(jì)靈活性，使得整個(gè)系統(tǒng)的性能得以進(jìn)一步提高。