在ADIsimRF中配置和仿真DAC
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
ADI
+關(guān)注
關(guān)注
148文章
46041瀏覽量
261413 -
dac
+關(guān)注
關(guān)注
44文章
2411瀏覽量
193752
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Texas Instruments DAC80516數(shù)模轉(zhuǎn)換器（DAC）數(shù)據(jù)手冊
。DAC80516 DAC包含一個2.5V 5ppm/°C內(nèi)部基準(zhǔn)，因此在各類應(yīng)用中無需外部精密基準(zhǔn)。該DAC通過一個支持SPI和^I2C^
dac5681z用Matlab多次仿真，但是DAC出來的信號質(zhì)量很差，是哪里的問題？
仿真了，但是DAC出來的信號質(zhì)量很差，我想是不是我沒有配置好，或者有其他問題導(dǎo)致的。
說明如下：
1 我用FPGA產(chǎn)生的信號，用 ti dac5681zevm評估板作為DA轉(zhuǎn)換。
2
發(fā)表于 02-08 08:24
使用DAC34H84 datasheet提供的參考上電配置順序同步不了，datasheet上提供的同步順序還有問題？
），不能隨便給，不然會存在，假如此時提供了ISTR使FIFO的寫指針在初始位置，四個DATACLK時鐘后OSTR的上升沿到來就會產(chǎn)生讀寫指針沖突，我的假設(shè)還有道理？
4、在DAC的使用中
發(fā)表于 01-15 07:12
在DAC38J84中，bid_link0,cf_link0,cs_link0,did_link0都是不能用的，F(xiàn)PGA對應(yīng)的這些位該如何配置？
在DAC38J84中，bid_link0,cf_link0,cs_link0,did_link0 都是不能用的，F(xiàn)PGA對應(yīng)的這些位該如何配置？全部寫0？
發(fā)表于 01-03 06:21
用FPGA驅(qū)動DAC5672輸出1MHz正弦波，在實(shí)際電路中卻沒有任何輸出是怎么回事？
我用FPGA驅(qū)動DAC5672輸出1MHz正弦波，通過quartus中的邏輯分析儀能觀察到正確的正弦輸出，但在實(shí)際電路中卻沒有任何輸出，我按照數(shù)據(jù)手冊中給的方法來
發(fā)表于 12-31 07:20
在DAC38RF EVM軟件中配置好LMFS=2221后，為什么沒有數(shù)據(jù)輸出？
在用TSW14J56與DAC38RF80聯(lián)調(diào)過程中，在DAC38RF EVM軟件中，配置好LM
發(fā)表于 12-09 07:31
DAC3161在應(yīng)用中若要使用IO TEST該怎么用？
DAC3161在應(yīng)用中若要使用IO TEST該怎么用？我現(xiàn)在能輸出正常波形，但溫度變化過大后，可能會有FPGA和DAC數(shù)據(jù)接口時序不匹配問題。調(diào)整寄存器延時后又能恢復(fù)正常。所以想用
發(fā)表于 12-02 08:29
DAC81408配置到DAC寄存器內(nèi)的值與各通道輸出的電壓不相符，且偏差較大，是什么原因？如何解決？
的問題如下：
我們通過文檔中的公式，設(shè)定想要輸出的Vout,然后計(jì)算出CODE的數(shù)值，并將CODE配置到7個通道的DAC寄存器中，然后通過將LDAC引腳拉低的方式，讓7通道數(shù)據(jù)同步輸出
發(fā)表于 11-27 06:56
請問DAC37J82在不使用DAC PLL的情況下，寄存器的配置順序應(yīng)該怎樣呢？
請問DAC37J82在不使用DAC PLL的情況下，寄存器的配置順序應(yīng)該怎樣呢？有沒有推薦的寄存器配置順序表？
發(fā)表于 11-26 06:04
使用FPGA與DAC53202進(jìn)行通訊，通過SPI配置DAC但是讀取失敗了，為什么？
我使用FPGA與DAC53202進(jìn)行通訊，按如下步驟通過SPI配置DAC，但是讀取失敗
（無論回讀common-config還是DAC-x-DATA,SDO始終為高電平
發(fā)表于 11-18 08:07
在不用miniDSP的情況下，使用信號處理模塊時，aic3254怎么配置DAC的3D效果？
請問，在不用miniDSP的情況下，使用信號處理模塊時，怎么配置DAC的3D效果？找了很多資料，沒有關(guān)于這個方面的介紹，可以提供一下這方面的資料嗎？謝謝
發(fā)表于 11-08 07:34
配置和優(yōu)化DAC348x的片內(nèi)PLL
電子發(fā)燒友網(wǎng)站提供《配置和優(yōu)化DAC348x的片內(nèi)PLL.pdf》資料免費(fèi)下載
發(fā)表于 10-18 10:36
?0次下載
工商網(wǎng)監(jiān)
評論