隨著無線系統(tǒng)的持續(xù)演進，其能夠支持更多的連接設備和更高的數(shù)據(jù)需求，同時無線信號鏈的效率和精度也變得至關重要。信號鏈中的基本要素之一是信道估計，即系統(tǒng)實時推斷無線通信路徑特性的過程。信道估計不準確會導致吞吐量下降、時延增加并降低系統(tǒng)可靠性等多重問題。

多年來，行業(yè)一直采用最小二乘法 (LS) 和最小均方誤差 (MMSE) 等傳統(tǒng)技術，但這些技術在低信噪比 (SNR) 環(huán)境或高移動性場景中已顯不足。隨著網(wǎng)絡復雜度的不斷提升，行業(yè)對更智能的自適應算法的需求也與日俱增。

將 AI 引入信號鏈

Altera 利用 FPGA AI 套件，在Agilex SoC FPGA上部署基于 AI 的信道估計，不斷突破技術邊界。與傳統(tǒng)方法相比，將卷積神經(jīng)網(wǎng)絡 (CNN) 集成至信道估計流程，可助力工程師在具有挑戰(zhàn)性的情況下，依舊實現(xiàn)顯著性能提升。 本次測試使用 MATLAB 進行了初始信號處理實驗，然后利用工具鏈將訓練好的 CNN 模型部署至 FPGA。結果令人矚目：

在 -10 dB 至 0 dB 信噪比區(qū)間，吞吐量較 MMSE 方法提升約 20%；

在信噪比更高的情況下，實現(xiàn)了同等或更優(yōu)性能表現(xiàn)；

通過高效硬件映射，降低了時延與資源占用。

這些優(yōu)勢不僅僅停留在理論層面，更能轉化為更優(yōu)的用戶體驗、更穩(wěn)定的網(wǎng)絡表現(xiàn)以及全方位的頻譜效率提升。

對 RAN 未來發(fā)展的重要意義

現(xiàn)代無線接入網(wǎng) (RAN) 系統(tǒng)，特別是大規(guī)模多輸入多輸出 (mMIMO) 和開放 RAN 架構，需要具備實時響應能力，并能以更小的開銷適應信道變化。FPGAi 通過將可編程邏輯的并行性和靈活性，與擅長識別復雜模式且經(jīng)訓練的 AI 模型相結合，使這一目標成為可能。 借助 Agilex SoC FPGA，設計人員可將 AI 驅動的信道估計無縫集成至物理層 (PHY)，而無需片外加速器或進行繁瑣的后處理流程。

智能估計賦能智能網(wǎng)絡

在無線網(wǎng)絡管線中，信道估計僅是受益于 AI 原生架構的環(huán)節(jié)之一。作為 Altera“利用 FPGAi 重塑無線接入網(wǎng)”戰(zhàn)略的重要組成部分，這一解決方案展現(xiàn)了通過將特定領域 AI 與可編程邏輯相結合，可在性能、靈活性和效率方面實現(xiàn)立竿見影的顯著提升。