01
簡介
SoC 設(shè)計(jì)團(tuán)隊(duì)的任務(wù)是在創(chuàng)建昂貴的生產(chǎn)掩膜之前完成完整的系統(tǒng)級(jí)驗(yàn)證。這意味著徹底審核所有硬件模塊、這些模塊之間的所有交互以及為最終應(yīng)用創(chuàng)建的所有專用軟件,而且所有這些任務(wù)都要在芯片構(gòu)建之前完成。雖然硬件加速器和桌面原型板是這項(xiàng)驗(yàn)證中兩個(gè)眾所周知的參與者,但企業(yè)原型同樣具備重要的意義。
盡管仿真在設(shè)計(jì)的早期階段占據(jù)主導(dǎo)地位,但由于性能的原因,其更多的適用于模塊級(jí)驗(yàn)證。一旦開始全芯片驗(yàn)證,勢(shì)必需要以更快的速度處理實(shí)現(xiàn)完整覆蓋率所需的龐大數(shù)量的測(cè)試。硬件加速仿真承擔(dān)了其中大部分的工作負(fù)荷,而桌面原型單元?jiǎng)t主要協(xié)助軟件開發(fā)人員檢驗(yàn)他們的應(yīng)用代碼。
最近,市場(chǎng)上出現(xiàn)了填補(bǔ)硬件加速器的強(qiáng)大功能與原型設(shè)計(jì)系統(tǒng)性能之間缺口的需求。這種解決方法被稱為企業(yè)原型設(shè)計(jì),因?yàn)樗诤狭擞布铀俜抡婧妥烂嬖驮O(shè)計(jì)的特性,可以滿足在數(shù)據(jù)中心環(huán)境減輕硬件加速器負(fù)荷的新型使用案例的需求。利用它,驗(yàn)證團(tuán)隊(duì)可以在優(yōu)化總體擁有成本的同時(shí),強(qiáng)化其基于高速硬件的驗(yàn)證資源。將硬件加速仿真、企業(yè)原型設(shè)計(jì)和桌面原型設(shè)計(jì)相結(jié)合,可以將 SoC 更快地推向市場(chǎng),并增強(qiáng)對(duì)于芯片正確性的信心。
02
硬件加速器任務(wù) — 新舊比較
硬件加速器已成為 SoC 硬件驗(yàn)證的主力軍。它們的執(zhí)行速度能夠高出普通仿真幾個(gè)數(shù)量級(jí),是審核布置在單個(gè)芯片上大量硬件的關(guān)鍵要素。
硬件加速器設(shè)計(jì)體現(xiàn)了性能、實(shí)現(xiàn)各種可能的設(shè)計(jì)所需的基礎(chǔ)設(shè)施,以及最重要的,在出現(xiàn)問題時(shí)可實(shí)現(xiàn)全面調(diào)試的眾多工具之間的平衡。即使它們的運(yùn)行速度達(dá)不到最終應(yīng)用的速度,但要執(zhí)行關(guān)鍵軟件仍舊綽綽有余,這也意味著,它們可以在啟動(dòng)操作系統(tǒng)的同時(shí)探索類似軟件的低層驅(qū)動(dòng)程序。
在線硬件加速仿真 (ICE) 是硬件加速器的另一種任務(wù),這種任務(wù)在以前比較常見。ICE 的目標(biāo)是為被測(cè)設(shè)計(jì) (DUT) 輸入真實(shí)世界的工作負(fù)載,連接網(wǎng)絡(luò)或其他硬件以提供真實(shí)的數(shù)據(jù)流。由于 ICE 連接需要速率適配器來降低數(shù)據(jù)速率,以匹配硬件加速器的速度,因此驗(yàn)證團(tuán)隊(duì)已轉(zhuǎn)而使用虛擬化流量生成器,而不是 ICE。
VirtuaLab 虛擬化流量生成器可根據(jù)命令創(chuàng)建真實(shí)的工作負(fù)載。由于硬件加速器現(xiàn)在位于可從世界任何地方訪問的數(shù)據(jù)中心內(nèi),這些激勵(lì)源可通過網(wǎng)絡(luò)建立連接,輕而易舉地匹配硬件加速器的速度。因此,硬件速率適配器不是必要的,并且還能輕松、靈活地支持更廣泛的工作負(fù)載。
03
硬件加速器需要減負(fù)
硬件加速器承擔(dān)了 SoC 驗(yàn)證的中央角色。這意味著每當(dāng)電路發(fā)生變化時(shí),必須重新運(yùn)行回歸測(cè)試。這些回歸套件必須以盡可能快的速度執(zhí)行數(shù)量持續(xù)增長的測(cè)試。這些測(cè)試已經(jīng)通過一次,因此除非暴露出回歸錯(cuò)誤,否則它們預(yù)計(jì)都會(huì)通過后續(xù)的每次測(cè)試。這意味著通常不需要硬件加速器的眾多調(diào)試功能。如果有失敗的回歸測(cè)試,那么硬件加速器可能是確定失敗原因的最佳角色,但正常而言,這只是極少的例外情況。
04
企業(yè)原型設(shè)計(jì)填補(bǔ)缺口
硬件加速仿真減負(fù)是企業(yè)原型設(shè)計(jì)單元的作用之一。它采用與硬件加速器相同的方式安裝在機(jī)架中并可遠(yuǎn)程訪問。于是便可以將回歸套件從稀缺且更昂貴的硬件加速器轉(zhuǎn)移到成本較低的企業(yè)原型上。如果回歸測(cè)試失敗并且需要硬件加速器提供調(diào)試資源,則可以輕松地將該測(cè)試移回到硬件加速仿真環(huán)境進(jìn)行根本錯(cuò)誤原因調(diào)試。
除了以更低的成本提供更大容量之外,硬件加速器 DUT 也可以直接在原型上運(yùn)行,幾乎不需要手動(dòng)修改,運(yùn)行速度大約是在硬件加速器上運(yùn)行時(shí)的五倍。借助一些額外的 FPGA 優(yōu)化工作,相比 Emulation,往往可以將回歸性能提升到 10 倍之多。這意味著回歸套件的運(yùn)行速度也會(huì)加快,有助于分擔(dān)夜間回歸工作負(fù)荷,避免硬件加速器不堪重負(fù)。
最后,就像他們的桌面競爭產(chǎn)品一樣,企業(yè)原型也可以用于 ICE,利用非虛擬化的直接數(shù)據(jù)源連接。雖然由于網(wǎng)絡(luò)連接的原因,用于硬件加速仿真的虛擬化數(shù)據(jù)源會(huì)遭遇額外的事務(wù)處理延遲,但直接數(shù)據(jù)連接提供的數(shù)據(jù)更接近于實(shí)時(shí)數(shù)據(jù)。
通過承擔(dān)回歸、軟件驗(yàn)證和 ICE 測(cè)試任務(wù),企業(yè)原型可以減輕硬件加速仿真工作負(fù)載,同時(shí)實(shí)現(xiàn)原型在功能、速度和成本方面的優(yōu)勢(shì)。
硬件加速器可在任何時(shí)候加載任意數(shù)量的設(shè)計(jì)。它們甚至大到足以同時(shí)加載多個(gè)項(xiàng)目。它們可以通過網(wǎng)絡(luò)輕松進(jìn)行配置,有助于最大限度地提高它們的利用率。因此,一組給定的測(cè)試可能第一天在一個(gè)硬件加速器上運(yùn)行,第二天又在另一個(gè)硬件加速器上運(yùn)行。
相形之下,由于企業(yè)原型通常使用專用硬件配置,例如布線配置或 ICE 外圍設(shè)備,因此更典型的做法是,在項(xiàng)目持續(xù)期間配置一組特定的企業(yè)原型。包括連接 ICE 數(shù)據(jù)源在內(nèi),配置操作發(fā)生在項(xiàng)目開始時(shí),之后便可根據(jù)需要使用這些原型,直到項(xiàng)目完成。這時(shí)便可以將它們重新用于另一個(gè)項(xiàng)目,而無需發(fā)運(yùn)到世界各地。
05
桌面原型板的作用
桌面原型板是應(yīng)用軟件的更優(yōu)解決方案。一旦硬件設(shè)計(jì)穩(wěn)定下來,就會(huì)對(duì)原型驗(yàn)證板進(jìn)行配置,并且在剩余的驗(yàn)證周期內(nèi)只進(jìn)行少量的改動(dòng)。它們通常采用 FPGA,可以在實(shí)現(xiàn) DUT 的過程中優(yōu)化性能。它們的運(yùn)行速度可能比硬件加速器快一個(gè)數(shù)量級(jí)。
將這些低成本的原型板分發(fā)給軟件開發(fā)人員,由他們將這些板插入自己的桌面服務(wù)器。當(dāng)需要運(yùn)行軟件測(cè)試時(shí),他們就可以更快地收到基于實(shí)際硬件設(shè)計(jì)的結(jié)果。
由于它們的速度很快,將這些板直接連接到真實(shí)世界的數(shù)據(jù)源也更加輕松。于是,ICE 便基本上從硬件加速器轉(zhuǎn)移到桌面原型板上。
06
完整的 SoC 驗(yàn)證環(huán)境
Veloce 提供了三種關(guān)鍵的基于硬件的完整 SoC 驗(yàn)證工具:
Veloce Strato 硬件加速器提供了驗(yàn)證大型 SoC(包括硬件、軟件驅(qū)動(dòng)程序、操作系統(tǒng)和部分應(yīng)用代碼) 所需的容量和調(diào)試可見性
Veloce Primo 企業(yè)原型為運(yùn)行硬件加速仿真回歸套件、執(zhí)行 ICE 測(cè)試和驗(yàn)證應(yīng)用軟件提供了更高性能的硬件
對(duì)于希望更直接地接觸其原型板以進(jìn)行本地測(cè)試的軟件開發(fā)人員,則可使用 Veloce proFPGA 桌面原型。此外,開發(fā)人員還可以將桌面原型發(fā)送給他們的客戶,以便順利進(jìn)行系統(tǒng)集成、驗(yàn)證和有效性確認(rèn)
Veloce Primo 企業(yè)原型系統(tǒng)提供了比桌面原型更高的容量,以及比硬件加速器更低的每門成本和每 MHz 成本。這有助于驗(yàn)證團(tuán)隊(duì)降低其硬件驗(yàn)證資源的總體擁有成本,同時(shí)也有助于加快驗(yàn)證周期。
-
soc
+關(guān)注
關(guān)注
38文章
4392瀏覽量
222784 -
芯片驗(yàn)證
+關(guān)注
關(guān)注
5文章
40瀏覽量
47630 -
硬件加速器
+關(guān)注
關(guān)注
0文章
43瀏覽量
13067 -
Veloce
+關(guān)注
關(guān)注
0文章
13瀏覽量
14061 -
西門子EDA
+關(guān)注
關(guān)注
1文章
8瀏覽量
103
原文標(biāo)題:Veloce Primo 補(bǔ)全完整的 SoC 驗(yàn)證環(huán)境
文章出處:【微信號(hào):Mentor明導(dǎo),微信公眾號(hào):西門子EDA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
西門子桌面級(jí)原型驗(yàn)證系統(tǒng)Veloce proFPGA介紹
BMS simuli<x>nk完整模型(包含:SOC、主動(dòng)均衡等算法)
【道生物聯(lián)TKB-620開發(fā)板試用】TK8620 RISC-V開發(fā)環(huán)境搭建和固件編譯和燒錄
中微公司ICP雙反應(yīng)臺(tái)刻蝕機(jī)Primo Twin-Star取得新突破

西門子EDA亮相2025玄鐵RISC-V生態(tài)大會(huì)
請(qǐng)問STM32CubeIDE v1.16.1支持代碼補(bǔ)全功能嗎?如何開啟呢?
AMD技術(shù)賦能西門子FPGA原型設(shè)計(jì)解決方案
西門子EDA邀您相約2025玄鐵RISC-V生態(tài)大會(huì)
新思科技推出全新硬件輔助驗(yàn)證產(chǎn)品組合
西門子Veloce硬件輔助驗(yàn)證平臺(tái)升級(jí)
Oracle數(shù)據(jù)庫的多功能集成開發(fā)環(huán)境

如何提升SoC的安全性
解鎖SoC “調(diào)試”挑戰(zhàn),開啟高效原型驗(yàn)證之路

評(píng)論