半導(dǎo)體芯片易受大電流與高電壓現(xiàn)象影響。為實(shí)現(xiàn)元件級(jí)保護(hù)，我們采用片上ESD保護(hù)電路來提供安全的靜電放電電流泄放路徑。靜電放電(ESD)是電子設(shè)備面臨的常見威脅。當(dāng)ESD事件發(fā)生時(shí)，一定量的電荷會(huì)在兩個(gè)物體間轉(zhuǎn)移(例如從人體到集成電路)。這種電荷轉(zhuǎn)移可能導(dǎo)致極高電流在極短時(shí)間內(nèi)流經(jīng)芯片，若器件無法快速耗散能量就會(huì)造成損壞。

ESD威脅貫穿產(chǎn)品全生命周期：在制造組裝階段、終端用戶使用過程或設(shè)備維護(hù)期間都可能發(fā)生。隨著移動(dòng)設(shè)備、汽車電子、工業(yè)及醫(yī)療應(yīng)用等新興技術(shù)的快速發(fā)展，市場(chǎng)對(duì)芯片級(jí)ESSD防護(hù)提出了獨(dú)特需求。ESD保護(hù)是電子元件的強(qiáng)制性要求，其設(shè)計(jì)是半導(dǎo)體行業(yè)的重點(diǎn)課題。為確?？煽窟\(yùn)行，需同時(shí)在元件級(jí)和器件級(jí)考慮ESD防護(hù)措施。

ESD元件測(cè)試(ESD模型)

行業(yè)標(biāo)準(zhǔn)規(guī)定了一系列ESD認(rèn)證測(cè)試來保障系統(tǒng)與元件的可靠性。這些標(biāo)準(zhǔn)詳細(xì)規(guī)定了測(cè)試流程、設(shè)備校準(zhǔn)及常規(guī)驗(yàn)證程序。本節(jié)重點(diǎn)介紹元件級(jí)測(cè)試，通過這些測(cè)試是產(chǎn)品獲得認(rèn)證并上市的前提條件。

模擬日常元件ESD事件的測(cè)試模型(各自代表特定物理現(xiàn)象)包括：

? 人體模型(HBM)

? 機(jī)器模型(MM)

? 充電器件模型(CDM)

? 傳輸線脈沖測(cè)試(TLP)

【人體模型】

當(dāng)帶電人體用手指接觸元件時(shí)就會(huì)產(chǎn)生人體模型放電。這種最古老的ESD測(cè)試最初為采礦行業(yè)開發(fā)，模擬電荷從手指轉(zhuǎn)移到集成電路引腳(其他引腳接地)的過程。最新數(shù)據(jù)顯示HBM很少能模擬真實(shí)ESD事件——現(xiàn)代封裝尺寸通常小到無法用手指操作，且大型元件制造多采用自動(dòng)化設(shè)備，人工接觸元件的情況極少。圖1展示了HBM脈沖波形。

【機(jī)器模型脈沖】

機(jī)器模型(MM)用于模擬帶電金屬物體接觸IC引腳的ESD事件。圖2顯示其脈沖波形。HBM與MM模型的共同點(diǎn)是電荷都轉(zhuǎn)移至受測(cè)元件。

【充電器件模型】

當(dāng)帶電器件接觸接地物體時(shí)就會(huì)產(chǎn)生充電器件模型(CDM)。該測(cè)試中元件作為電荷源，通過接物體放電。CDM模型能復(fù)現(xiàn)組件在工廠和客戶端的失效情況，可檢測(cè)IC封裝帶電后通過接地金屬物體放電時(shí)的脆弱性。這類放電事件是現(xiàn)代電路ESD失效的主因。圖3呈現(xiàn)CDM電流波形。

【傳輸線脈沖測(cè)試】

傳輸線脈沖(TLP)測(cè)試中，電壓源對(duì)同軸電纜充電后，系統(tǒng)會(huì)向受測(cè)器件釋放一系列類ESD脈沖。該方法可評(píng)估器件在ESD應(yīng)力下的工作性能，既能作為HBM方法的等效替代方案，也能測(cè)量ESD特性參數(shù)。圖4顯示TLP脈沖波形。

常見ESD失效

ESD失效具有破壞性，可導(dǎo)致IC芯片立即功能失常。結(jié)區(qū)和氧化層尤其易損，主要失效機(jī)制包括：

硅結(jié)燒毀：最常見的HBM失效機(jī)制，ESD瞬態(tài)能量注入會(huì)導(dǎo)致結(jié)擊穿

氧化層擊穿：當(dāng)介質(zhì)層承受高壓應(yīng)力時(shí)，介電擊穿會(huì)引發(fā)電流傳導(dǎo)，產(chǎn)生的熱斑可熔化介質(zhì)、硅等材料

金屬化燒毀：當(dāng)I2R發(fā)熱達(dá)到材料熔點(diǎn)時(shí)互連通路斷裂，通常是結(jié)/氧化層失效后的次生效應(yīng)

片上ESD保護(hù)器件

片上ESD保護(hù)結(jié)構(gòu)通過提供到地總線/電源軌的安全泄放路徑，保護(hù)核心電路的輸入/輸出及電源引腳。這些結(jié)構(gòu)在系統(tǒng)正常工作時(shí)關(guān)閉，ESD事件發(fā)生時(shí)迅速開啟。保護(hù)電路會(huì)在事件期間將引腳電壓鉗位在低位，電流泄放后恢復(fù)關(guān)閉狀態(tài)，且確保器件不受損。

當(dāng)工藝限制無法實(shí)現(xiàn)片上保護(hù)時(shí)，可采用線纜、連接器、陶瓷載體或電路板上的片外保護(hù)方案。某些情況下，經(jīng)優(yōu)化的定制方案能降低成本。優(yōu)質(zhì)ESD保護(hù)器件需具備四大特性：

? 魯棒性

? 有效性

? 響應(yīng)速度

? 電路透明性

保護(hù)電路不僅要堅(jiān)固有效，其開啟速度還必須快于被保護(hù)主電路，同時(shí)不能影響主電路性能。

ESD電路基礎(chǔ)構(gòu)件

保護(hù)鉗位電路有多種實(shí)現(xiàn)技術(shù)，選擇取決于工藝和設(shè)計(jì)約束。三種常用ESD保護(hù)器件為：

二極管：結(jié)構(gòu)最簡(jiǎn)單，正向偏置時(shí)滿足低壓ESD應(yīng)用需求(導(dǎo)通電壓低、導(dǎo)通電阻小、電流處理能力強(qiáng))，但反向偏置時(shí)性能不佳且漏電流較大

柵極接地NMOS(GGNMOS)：通過特殊版圖設(shè)計(jì)優(yōu)化ESD性能，可工作于主動(dòng)模式或回滯模式(后者能以低壓維持大電流，但魯棒性較差)

可控硅整流器(SCR)：憑借雙極導(dǎo)通機(jī)制具有最優(yōu)魯棒性，但存在閂鎖風(fēng)險(xiǎn)(需通過設(shè)計(jì)控制風(fēng)險(xiǎn))

注：二極管屬無回滯型器件，而SCR和GGNMOS具有回滯特性。

片上ESD保護(hù)策略

ESD保護(hù)策略包括鉗制過應(yīng)力電壓，以及利用片上保護(hù)結(jié)構(gòu)提供電流泄放路徑。輸入/輸出及電源焊盤均需配置保護(hù)電路，這些元件正常工作時(shí)保持休眠狀態(tài)，僅當(dāng)檢測(cè)到電壓瞬變時(shí)才激活泄放通道。圖5展示了典型的ESD保護(hù)電路布局，包含以下保護(hù)組件：

? 輸入焊盤到地(Vss)

? 輸入焊盤到電源軌(Vdd)

? 輸出焊盤到地(Vss)

? 輸出焊盤到電源軌(Vdd)

? 電源軌(Vdd)到地(Vss)

該技術(shù)適用于CMOS、BiCMOS及III-V族化合物等主要工藝。

IC接地技術(shù)綜述

靜電放電本質(zhì)是不同電勢(shì)物體間的電荷轉(zhuǎn)移現(xiàn)象，其快速能量釋放會(huì)損壞IC。ESD防護(hù)通過建立安全泄放路徑、耗散能量及電壓鉗位來實(shí)現(xiàn)保護(hù)。隨著半導(dǎo)體尺寸持續(xù)縮小，ESD失效已成為更嚴(yán)峻的可靠性挑戰(zhàn)。驗(yàn)證電路設(shè)計(jì)的ESD免疫力和可靠性至關(guān)重要，主要元件級(jí)標(biāo)準(zhǔn)包括HBM、MM和CDM。典型ESD防護(hù)器件包括二極管、GGNMOS和SCR。片上保護(hù)器件在常態(tài)下關(guān)閉，達(dá)到閾值電壓后導(dǎo)通電流，從而保護(hù)內(nèi)部電路免受損傷。