概述
ADRF5716 是一款 2 位硅數(shù)字衰減器，具有 48 dB 衰減控制范圍（步長為 16 dB），支持無干擾操作。

該套件的工作頻率范圍為 100 MHz 至 30 GHz，具有優(yōu)于 2.9 dB 的插入損耗和高于 1.5 dB 的衰減精度。ADRF5716 的 ATTIN 端口在所有狀態(tài)下均具有 30 dBm 平均和 33 dBm 峰值的 RF 輸入功率處理能力。

ADRF5716 需要 +3.3 V 和 ?3.3 V 的雙電源電壓。此套件具有并行模式控制以及與互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)/低電壓晶體管-晶體管邏輯 (LVTTL) 兼容的控制。

ADRF5716 也可以在單個正電源電壓 (V DD ) 下工作，同時負(fù)電源電壓 (V SS ) 接地。有關(guān)更多詳細(xì)信息，請參見數(shù)據(jù)手冊的“工作原理”部分。

ADRF5716 射頻端口旨在匹配 50 Ω 的特性阻抗。ADRF5716 采用符合 RoHS 標(biāo)準(zhǔn)的 20 端子 3 mm × 3 mm 岸面柵格陣列 [LGA] 封裝，并可在 ?40°C 至 +105°C 的溫度范圍內(nèi)工作。
數(shù)據(jù)表：*附件：ADRF5716硅數(shù)字衰減器，2位，100MHz至30GHz技術(shù)手冊.pdf

應(yīng)用

• 工業(yè)掃描儀
• 測試和儀器儀表
• 蜂窩基礎(chǔ)設(shè)施：5G 毫米波
• 軍用射頻、雷達(dá)和電子對抗措施 (ECM)
• 微波射頻和甚小孔徑終端 (VSAT)

特性

• 超寬帶頻率范圍：0.1 GHz 至 30 GHz
• 衰減范圍：最高 48 dB，步進(jìn)為 16 dB
• 低插入損耗
  • 1.6 dB (8 GHz)
  • 2.2 dB (18 GHz)
  • 2.9 dB (30 GHz)
• 衰減精度
• ±（0.25 + 3.6 % 的衰減狀態(tài)）dB，通常高達(dá) 8 GHz
• ±（0.10 + 1.8 % 的衰減狀態(tài)）dB，通常高達(dá) 18 GHz
• ±（0.50 + 2.8% 的衰減狀態(tài)）dB，通常高達(dá) 30 GHz
• 典型步進(jìn)誤差
• ± 0.7 dB 典型值，最高 8 GHz
• ±1.0 dB 典型值，最高 18 GHz
• ±1.5 dB 典型值，最高 30 GHz
• 高輸入線性度
  • P0.1dB 插入損耗狀態(tài)：30 dBm（典型值）
  • P0.1dB 其他衰減狀態(tài)：30 dBm（典型值）
  • IIP3：50 dBm（典型值）
• 高 RF 功率處理能力
• 平均值為 30 dBm
• 峰值為 33 dBm
• RF 幅度建立時間（0.1 dB 最終 RF OUT ）：130 ns
• 支持單電源工作
• 在相對相位中實現(xiàn)緊密分布
• 無低頻雜散信號
• 并行模式控制，與 CMOS-/LVTTL 兼容
• 20 端子 3 mm × 3 mm 岸面柵格陣列 [LGA]

框圖

功率降額曲線

引腳配置描述

接口示意圖

應(yīng)用信息

射頻傳輸線采用共面波導(dǎo)（CPWG）模型設(shè)計，線寬為16密耳，與接地層間距為6密耳，特性阻抗為50Ω 。為實現(xiàn)最佳射頻和熱接地效果，應(yīng)圍繞傳輸線及器件外露焊盤布置盡可能多的過孔。
射頻輸入和輸出端口（ATTIN和ATTOUT）通過50Ω傳輸線連接。在VDD和VSS電源引腳上，使用一個100 pF的旁路電容來濾除高頻噪聲。圖21展示了ADRF5716的簡化應(yīng)用電路。

印刷電路板（PCB）設(shè)計建議

射頻端口內(nèi)部匹配至50Ω ，引腳設(shè)計為與PCB上的50Ω CPWG具有匹配的特性阻抗。圖22展示了ADRF5716在12密耳厚Rogers RO4003介電材料射頻基板上的推薦CPWG射頻電路設(shè)計。對于2.2密耳成品銅厚，建議采用線寬16密耳、間距6密耳的射頻走線。

圖23展示了ADRF5716的射頻走線、電源和控制信號的布線情況。接地層通過盡可能多的過孔連接，以實現(xiàn)最佳射頻和熱接地效果。該器件的主要散熱路徑在底部。
圖24展示了ADRF5716從ATTIN和ATTOUT引腳到參考堆疊上50Ω CPWG的推薦布局。PCB焊盤按1:1比例繪制為器件焊盤。接地焊盤按阻焊層定義繪制，信號焊盤按焊盤限定繪制。從PCB焊盤引出的射頻走線以45°角延伸。焊膏掩模也經(jīng)過設(shè)計，以匹配焊盤而無開口縮減。焊膏掩模被劃分為多個開口。

對于具有不同介電厚度和CPWG設(shè)計的替代PCB堆疊，請聯(lián)系亞德諾半導(dǎo)體技術(shù)支持，以獲取進(jìn)一步的建議。