概述

AD9518-2提供多路輸出時(shí)鐘分配功能，具有亞皮秒級(jí)抖動(dòng)性能，并且集成片內(nèi)PLL和VCO。片內(nèi)VCO的調(diào)諧頻率范圍為2.05 GHz至2.33 GHz。也可以使用最高2.4 GHz的外部VCO/VCXO。
數(shù)據(jù)表：*附件：AD9518-2 6路輸出時(shí)鐘發(fā)生器，集成2.2GHz VCO技術(shù)手冊(cè).pdf

AD9518-2強(qiáng)調(diào)低抖動(dòng)和相位噪聲以實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換器的優(yōu)質(zhì)性能，同時(shí)能夠滿足其他應(yīng)用所需的嚴(yán)格相位噪聲和抖動(dòng)要求。

AD9518-2具有六個(gè)LVPECL輸出（三對(duì)）。LVPECL輸出的工作頻率可達(dá)1.6 GHz。

對(duì)于需要額外輸出、晶體參考輸入、零延遲或EEPROM的應(yīng)用以便在啟動(dòng)時(shí)自動(dòng)配置，提供[AD9520]和[AD9522]。

此外，[AD9516]和[AD9517]類似于AD9518，但具有不同的輸出組合。

每對(duì)輸出均有分頻器，其分頻比和粗調(diào)延遲（或相位）均可以設(shè)置。LVPECL輸出的分頻范圍為1至32。

AD9518-2提供48引腳LFCSP封裝，可以采用3.3 V單電源供電。將電荷泵電源(VCP)與5V電壓相連時(shí)，可以使用外部VCO，它需要更寬的電壓范圍。獨(dú)立的LVPECL電源可以為2.5 V至3.3 V（標(biāo)稱值）。

AD9518-2的額定工作溫度范圍為–40°C至+85°C工業(yè)溫度范圍。

應(yīng)用

• 低抖動(dòng)、低相位噪聲時(shí)鐘分配
• 10/40/100 Gb/s網(wǎng)絡(luò)線路卡，包括SONET、同步以太網(wǎng)、OTU2/3/4
• 前向糾錯(cuò)(G.710)
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時(shí)鐘
• 高性能無(wú)線收發(fā)器
• 自動(dòng)測(cè)試設(shè)備(ATE)和高性能儀器儀表

特性

• 低相位噪聲鎖相環(huán)(PLL)
  • 片內(nèi)VCO的調(diào)諧頻率范圍為2.05 GHz至2.33 GHz
  • 可選外部VCO/VCXO，最高達(dá)2.4 GHz
  • 1路差分或2路單端參考輸入
  • 參考監(jiān)控功能
  • 自動(dòng)恢復(fù)和手動(dòng)基準(zhǔn)電壓源切換/保持模式
  • 支持最高250 MHz的LVPECL、LVDS或CMOS基準(zhǔn)
  • 可編程PFD路徑延遲
  • 可選數(shù)字或模擬鎖定檢測(cè)
• 3對(duì)1.6 GHz LVPECL輸出
  • 每對(duì)輸出共用1至32分頻器和粗調(diào)相位延遲
  • 加性輸出抖動(dòng)：225 fs均方根值
  • 通道間偏斜成對(duì)輸出小于10 ps
• 上電時(shí)所有輸出自動(dòng)同步
• 提供手動(dòng)輸出同步
• 采用48引腳LFCSP封裝

框圖

時(shí)序圖

引腳配置描述

典型性能特征

工作原理

工作配置

AD9518 可通過(guò)多種方式進(jìn)行配置。這些配置需通過(guò)加載控制寄存器來(lái)設(shè)置（詳見(jiàn)表 42 至表 49 ）。每個(gè)部分或功能都必須通過(guò)在相應(yīng)的控制寄存器中設(shè)置合適的位來(lái)單獨(dú)編程。

高頻時(shí)鐘分配——CLK 或外部 VCO > 1600 MHz

AD9518 的上電默認(rèn)配置為 PLL 斷電，且輸入路由設(shè)置為 CLK/CLK 輸入通過(guò) VCO 分頻器（二分頻/三分頻/四分頻/五分頻/六分頻）連接到分配部分。這是一種僅用于分配的模式，可使外部輸入分頻至 2.4 GHz（見(jiàn)表 3）。通道分頻器可處理的最大頻率為 1600 MHz，因此，高于此頻率的輸入在進(jìn)入通道分頻器之前必須先進(jìn)行降頻。這種輸入路由方式也適用于較低頻率的輸入，但在使用通道分頻器之前，最小分頻比為 2 。

當(dāng)啟用 PLL 時(shí)，這種路由方式還允許使用頻率低于 2400 MHz 的外部 VCO 或 VCXO 來(lái)搭配 PLL。在此配置中，內(nèi)部 VCO 不被使用且處于斷電狀態(tài)。外部 VCO/VCXO 直接接入預(yù)分頻器。

表 20 中所示的寄存器設(shè)置是這些寄存器在上電或復(fù)位操作后的默認(rèn)值。如果在電源啟動(dòng)或復(fù)位后，寄存器內(nèi)容因先前的編程而發(fā)生改變，也可有意將這些寄存器設(shè)置為這些默認(rèn)值。

在對(duì)相應(yīng)的寄存器值進(jìn)行編程后，必須將寄存器 0x232 設(shè)置為 0x01，這些值才能生效。

表 20. 部分 PLL 寄存器的默認(rèn)設(shè)置

使用帶外部 VCO 的內(nèi)部 PLL 時(shí)，必須啟用 PLL。

表 21. 使用外部 VCO 時(shí)的設(shè)置

外部 VCO 需要一個(gè)外部環(huán)路濾波器，該濾波器必須連接在 CP 和 VCO 的調(diào)諧引腳之間。此環(huán)路濾波器決定了 PLL 的環(huán)路帶寬和穩(wěn)定性。務(wù)必為所用的 VCO 選擇合適的 PFD 極性。

表 22. 設(shè)置 PFD 極性

內(nèi)部VCO和時(shí)鐘分配

使用內(nèi)部VCO和PLL時(shí)，必須采用VCO分頻器，以確保提供給通道分頻器的頻率不超過(guò)其規(guī)定的最大頻率1600 MHz（見(jiàn)表3）。內(nèi)部PLL使用外部環(huán)路濾波器來(lái)設(shè)置環(huán)路帶寬。該外部環(huán)路濾波器對(duì)環(huán)路穩(wěn)定性至關(guān)重要。

使用內(nèi)部VCO時(shí)，必須校準(zhǔn)VCO（寄存器0x018[0] ），以確保實(shí)現(xiàn)最佳性能。

有關(guān)內(nèi)部VCO和時(shí)鐘分配應(yīng)用的寄存器設(shè)置，請(qǐng)參見(jiàn)表23。