在電路設(shè)計領(lǐng)域，為了追求極致性能并確保產(chǎn)品能以最快速度成功推向市場（TTM，Time to Market），工程師們常常面臨著各種極具挑戰(zhàn)性的難題。華大九天推出的大規(guī)模高精度模擬仿真器Empyrean ALPS，憑借其卓越的Snapshot功能，突破了傳統(tǒng)仿真的局限，宛如黑暗中的一盞明燈，為加速芯片設(shè)計帶來了全新的解決方案。

芯片設(shè)計中的常見挑戰(zhàn)

1電壓電流保存不足的困擾

一開始覺得芯片能正常工作，仿真后發(fā)現(xiàn)波形異常，然而卻沒有保存相應(yīng)的電壓電流？

當(dāng)集成電路（IC）運行了一段時間后，若運行狀況出現(xiàn)異常，此時需要保存更多的電壓電流數(shù)據(jù)來進行故障排查（debug）工作。然而重新啟動仿真速度慢效率低，且傳統(tǒng)的功能也無法派上用場：這是因為要保存細(xì)查（probe）的電壓電流和之前不同；這一差異會導(dǎo)致傳統(tǒng)的模擬求解器無法正常工作，最終工程師只能無奈地選擇重新跑仿真。如果能有辦法讓仿真具有從某個關(guān)心的仿真點繼續(xù)跑仿真，同時可以更改保存的電壓、電流信息就好了！

2不收斂問題與精度問題和仿真配置的博弈

遇到不收斂問題，是否可以從某個時間點修改仿真設(shè)置，例如設(shè)置新的method？精度Liberal寬松提速后發(fā)現(xiàn)的問題，到底是精度問題，還是芯片內(nèi)部藏有bug？

大規(guī)模電路仿真遇到不收斂問題，通常需要嘗試很多不同的方法來解決。其中就涉及到可能更換新的仿真設(shè)置method，例如從trap變成gear等，是否具有不再重新kick-off仿真的快速驗證仿真收斂問題的方法呢？

為了提升仿真效率，工程師可能會將整體仿真精度設(shè)置為較為寬松的“Liberal”模式。然而，當(dāng)模擬/數(shù)模芯片經(jīng)過長時間仿真后，工程師們發(fā)現(xiàn)某些模塊之間的協(xié)同工作存在問題，此時難以判斷是仿真精度不足導(dǎo)致的誤差，還是芯片設(shè)計本身存在bug。如果選擇重新從零時刻開始仿真，則需要重復(fù)上電等耗時步驟，以致浪費大量時間，效率低下。是否可以從某個波形不太友好的時間節(jié)點、開啟（turn on）了相應(yīng)的模塊之后，把精度設(shè)置到conservative呢？

3面積與性能trade-off時電路反復(fù)調(diào)試的繁瑣

使得模擬電路擁有極致的面積與性能平衡，是每一位工程師的不懈追求；為此，電路被反復(fù)迭代優(yōu)化，在“設(shè)計－仿真－改電路－重新仿真”之間循環(huán)往返。

一個模塊（block）在壓榨面積的同時，單個模塊的驅(qū)動能力尚可。但當(dāng)多個block協(xié)同工作或者進行頂層（Top）仿真時，負(fù)載（loading）走線過長，導(dǎo)致驅(qū)動能力（Buffer）不足。工程師只能修改設(shè)計，在電路圖中額外添加buffer來增強驅(qū)動能力。此外，上級模塊的噪聲會干擾子系統(tǒng)（sub-system）的指標(biāo)，這就需要修改電路，并且針對修改部分重點進行仿真驗證。要是在0時刻到300us內(nèi)的仿真行為沒有改變，能復(fù)用之前的仿真結(jié)果就好了。

4后仿真版圖微調(diào)的尷尬

流片前夕，后仿真發(fā)現(xiàn)版圖寄生效應(yīng)還是影響到一些性能，很快改了版圖，然而電路后仿真如果重新開始，實在是太慢了...

在后仿真階段，工程師提交仿真任務(wù)后，次日甚至更久后檢查結(jié)果發(fā)現(xiàn)異常，發(fā)現(xiàn)是版圖的寄生效應(yīng)對芯片性能產(chǎn)生了影響。于是版圖工程師迅速對幾條關(guān)鍵信號線的版圖進行了微調(diào)，不到一小時便高效完成。但新的難題接踵而至：盡管版圖調(diào)整已完成，可后仿真網(wǎng)表有了細(xì)微變化。要是后仿真從頭開始運行，至少將耗費數(shù)小時。而實際上，后仿真任務(wù)的前半部分毫無變動，真正需要驗證的只是調(diào)整后的部分。此時若能復(fù)用之前的仿真結(jié)果，僅對調(diào)整部分重新仿真無疑會大幅節(jié)省時間，提升效率。

ALPS模擬仿真器的Snapshot功能

面對上述重重挑戰(zhàn)，華大九天的旗艦產(chǎn)品—大規(guī)模高精度模擬仿真器Empyrean ALPS的Snapshot功能完美地破解了這些棘手難題。該功能賦予工程師極大的便利，他們能夠在指定時間點重新開啟仿真進程，而無需再從初始狀態(tài)開始漫長等待。更為關(guān)鍵的是，這種斷點繼續(xù)仿真的功能還能適用于在仿真過程中改變保存的電流電壓信號，適應(yīng)新的微調(diào)過版圖的后仿真，甚至是增加了buffer等電路微調(diào)之后的仿真場景，并能支持后仿真對前仿真結(jié)果reuse等功能。

1Snapshot功能的配置說明

Save仿真時間的配置有以下幾種（見圖1）：

1save clock：單位為小時，作為仿真本身所使用的CPU/GPU的物理時間；例如每間隔0.5小時、1小時等，保存信息到auto.asf中（見圖2）。

2save period：為tran仿真間隔保存的時間/周期；例如，tran仿真每間隔設(shè)定為2us時候，則仿真在2us、4us、6us、8us等仿真時間完成后均保存信息到auto.asf中，且更新到最新的“偶數(shù)”us的仿真時間。

3當(dāng)save clock和save period都設(shè)置的時候，auto.asf僅保存最后一次，從而減少對仿真空間的占用且同時得到了最新的仿真結(jié)果。

4save time：可以填寫任意希望保存的文件，只要寫了這些仿真時間點，系統(tǒng)就能生成對應(yīng)的Snapshot 文件，從而讓用戶能夠更加精準(zhǔn)地選擇從某個特定的仿真時間節(jié)點開始繼續(xù)運行仿真。例如，當(dāng)填寫了1us、5us、13us幾個仿真時間節(jié)點，就會產(chǎn)生圖2中相應(yīng)的1e-06.asf、 5e-06.asf 和1.3e-05.asf文件。

圖1. Aether仿真平臺的設(shè)置

圖2. 仿真保存的asf文件示例

設(shè)置好這些配置后，再次跑仿真時，只需寫明“recover path”并標(biāo)注好文件即可。例如選擇auto.asf文件，就可以以save clock獲取的最新物理仿真時間（如2小時）或者save period得到的最新tran 仿真時間（如16us）作為斷點續(xù)存內(nèi)容。按照save time配置，可在1e-06.asf、5e-06.asf 和1.3e-05.asf等文件中自由選擇希望recover的asf文件。

2Snapshot功能的波形查看

當(dāng)兩次仿真都完成之后，采用華大九天模擬電路設(shè)計全流程EDA工具系統(tǒng)的iWave波形顯示工具，可以將兩次仿真波形進行融合（merge），輕松合并兩次仿真結(jié)果。

1打開iWave工具--> Tools ---> Files Merge，將兩次仿真波形添加（Add）進來

2Merge過程中的重疊部分（例如圖3中紫色矩形框中的波形），有選項（option）配置，可以自由選擇上一次的仿真結(jié)果，也可以選擇當(dāng)前第二次的仿真結(jié)果，從而形成merge之后的、具有完整時間坐標(biāo)的波形。

圖3. iWave 合并（merge）兩次仿真結(jié)果

顯著成效：選擇ALPS

就是選擇了更高效、更精準(zhǔn)的芯片設(shè)計之路

ALPS的Snapshot功能為芯片設(shè)計帶來了諸多顯著優(yōu)勢。它極大地加速了芯片的debug過程，顯著提升了設(shè)計與仿真的快速迭代效能，助力工程師們更迅速地鎖定問題根源，并能針對待解決問題/改動，開展“快速”且“精準(zhǔn)”的仿真驗證。

1快速定位設(shè)計異常，避免重復(fù)仿真

某資深工程師在進行環(huán)路反饋仿真時，發(fā)現(xiàn)功能波形異常。此時仿真已持續(xù)4-5小時，若按傳統(tǒng)流程需重新啟動仿真并保存所有節(jié)點數(shù)據(jù)，耗時極長。解決方案：

啟用Snapshot功能，僅保存關(guān)鍵節(jié)點電壓/電流（初始仿真速度提升2~3倍以上）；

發(fā)現(xiàn)異常后，從問題時間點加載快照，擴展保存更多節(jié)點數(shù)據(jù)重新運行；

通過新增的波形快速定位異常信號，直接指導(dǎo)電路修改，省去傳統(tǒng)流程的重復(fù)等待。

2流片前版圖微調(diào)的高效驗證

某知名IC公司在芯片趕流片前的關(guān)鍵時刻，借助版圖寄生參數(shù)分析工具Empyrean ADA，發(fā)現(xiàn)某個敏感信號受干擾較嚴(yán)重，需要對功能電路中部分版圖做微調(diào)。此時原仿真已運行10小時，若重新驗證需重復(fù)等待。解決方案：

基于Snapshot保存的仿真狀態(tài)，僅針對修改部分進行增量仿真；

20分鐘內(nèi)完成版圖微調(diào)的后仿真驗證，結(jié)果符合預(yù)期；

相比傳統(tǒng)全流程重啟，節(jié)省10小時等待時間，效率提升顯著。

3復(fù)雜PVT/蒙特卡洛仿真的智能加速

部分資深工程師通過Snapshot實現(xiàn)仿真策略的層級化：

初始階段：在典型工藝角（TYP）下運行仿真，保存電路穩(wěn)定狀態(tài)快照；

擴展階段：以快照為起點，快速加載至PVT（工藝-電壓-溫度）或蒙特卡洛仿真中；

結(jié)果優(yōu)化：結(jié)合對PVT趨勢的預(yù)判，加之對電路的理解，懂得如何取舍、選擇性分析關(guān)鍵波形，避免余數(shù)據(jù)存儲，形成快速迭代。

效益：

單次仿真節(jié)省2小時，100個蒙特卡洛案例共減少200小時物理仿真時間；

形成“仿真-分析-迭代”的閉環(huán)，大幅縮短設(shè)計周期。

ALPS的Snapshot功能，通過 “按需保存-增量仿真” 的機制，解決了傳統(tǒng)流程中 “全數(shù)據(jù)存儲拖慢速度” 與 “異常修復(fù)成本高昂” 等棘手問題，讓工程師們能夠更加高效地進行仿真和調(diào)試工作，為芯片按時流片以及產(chǎn)品成功推向市場（TTM）提供有力保障。選擇ALPS，就是選擇了一條更高效、更精準(zhǔn)智能化的芯片設(shè)計之路。

北京華大九天科技股份有限公司（簡稱“華大九天”）成立于2009年，一直聚焦于EDA工具的開發(fā)、銷售及相關(guān)服務(wù)業(yè)務(wù)，致力于成為全流程、全領(lǐng)域、全球領(lǐng)先的EDA提供商。

華大九天主要產(chǎn)品包括全定制設(shè)計平臺EDA工具系統(tǒng)、數(shù)字電路設(shè)計EDA工具、晶圓制造EDA工具和先進封裝設(shè)計EDA工具等軟件及相關(guān)技術(shù)服務(wù)。其中，全定制設(shè)計平臺EDA工具系統(tǒng)包括模擬電路設(shè)計全流程EDA工具系統(tǒng)、存儲電路設(shè)計全流程EDA工具系統(tǒng)、射頻電路設(shè)計全流程EDA工具系統(tǒng)和平板顯示電路設(shè)計全流程EDA工具系統(tǒng)；技術(shù)服務(wù)主要包括基礎(chǔ) IP、晶圓制造工程服務(wù)及其他相關(guān)服務(wù)。產(chǎn)品和服務(wù)主要應(yīng)用于集成電路設(shè)計、制造及封裝領(lǐng)域。

華大九天總部位于北京，在南京、成都、深圳、上海、香港、廣州、北京亦莊、西安和天津等地設(shè)有全資子公司，在武漢、廈門、蘇州等地設(shè)有分支機構(gòu)。