99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

傳統(tǒng)FPGA調(diào)試方案與EXOSTIV Probe硬件調(diào)試儀

YCqV_FPGA_EETre ? 來源:未知 ? 作者:龔婷 ? 2018-03-13 13:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

相信每一個(gè)電子工程師在項(xiàng)目開發(fā)的過程中都不可避免的要進(jìn)行方案的調(diào)試,除了模擬調(diào)試我們還必須進(jìn)行真機(jī)調(diào)試才能確保功能的正常,通常我們采用的調(diào)試方法分為兩種:第一種是使用硬件邏輯分析儀,第二種是采用嵌入邏輯分析IP,通過JTAG連接開發(fā)IDE進(jìn)行調(diào)試,但是隨著FPGA設(shè)計(jì)越來越復(fù)雜,速度越來越快,這兩種方案顯得越來越捉襟見肘,邏輯分析儀會(huì)占用太多的FPGA I/O接口,嵌入式邏輯分析IP又會(huì)消耗寶貴的FPGA邏輯資源,因此Exostiv Labs公司推出了新型的調(diào)試工具EXOSTIV Probe。

圖1:傳統(tǒng)FPGA調(diào)試方案:硬件邏輯分析儀和嵌入式邏輯分析IP

EXOSTIV Probe從各方面都優(yōu)于傳統(tǒng)方案,它支持Xilinx All Programmable所有系列,采用高速SerDes接口實(shí)現(xiàn)數(shù)據(jù)采集和通信,EXOSTIV Probe能夠采集多達(dá)32768個(gè)內(nèi)部信號(hào)節(jié)點(diǎn),此外EXOSTIV IP提供動(dòng)態(tài)多路復(fù)用控制功能,能夠動(dòng)態(tài)采集更多的數(shù)據(jù)集而不需要重新進(jìn)行編譯。

圖2:EXOSTIV Probe硬件調(diào)試儀

EXOSTIV Probe提供8GB的存儲(chǔ)空間用于存儲(chǔ)從FPGA中采集到的數(shù)據(jù),高速USB 3.0接口用于實(shí)現(xiàn)EXOSTIV應(yīng)用上位機(jī)與EXOSTIV之間的通信,集成了四個(gè)SFP/SFP+收發(fā)器接口,每個(gè)接口速度可達(dá)6.6Gbps。此外上位機(jī)EXOSTIV Dashboard由Core Inserter和Analyzer兩大功能組件組成,Core Inserter可以動(dòng)態(tài)配置EXOSTIV IP,Analyzer則實(shí)現(xiàn)采集數(shù)據(jù)的管理、顯示分析并且導(dǎo)出,MYRIAD波形顯示插件支持TB級(jí)波形數(shù)據(jù)的顯示。

EXOSTIV Pobe結(jié)合Xilinx Virtex UltraScale VCU108開發(fā)板卡調(diào)我們看到現(xiàn)在很多新興行業(yè),比如云計(jì)算、5G通信、人工智能AI)、機(jī)器學(xué)習(xí)、自動(dòng)駕駛等應(yīng)用場景都需要強(qiáng)大的計(jì)算能力來支持,因此FPGA的應(yīng)用越來越多,這些設(shè)計(jì)不僅復(fù)雜,占用更多的邏輯資源,同時(shí)信號(hào)速度也呈現(xiàn)指數(shù)級(jí)別的增加,EXOSTIV Probe的出現(xiàn)提供了更強(qiáng)大的信號(hào)可視化能力,毫無疑問的方便了電子工程師們的調(diào)試工作,更快的將FPGA設(shè)計(jì)方案交付。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22046

    瀏覽量

    618309
  • 邏輯分析儀
    +關(guān)注

    關(guān)注

    3

    文章

    216

    瀏覽量

    23742

原文標(biāo)題:高速FPGA設(shè)計(jì)方案調(diào)試?yán)鳎篍XOSTIV Probe

文章出處:【微信號(hào):FPGA-EETrend,微信公眾號(hào):FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA調(diào)試存在哪些不可避免的問題

    FPGA調(diào)試時(shí)硬件設(shè)計(jì)中及其重要的一步,本文就在FPGA調(diào)試過程中存在3種常見的誤解,進(jìn)行一些討論....
    的頭像 發(fā)表于 09-19 09:27 ?4570次閱讀

    #FPGA 調(diào)試技巧課(調(diào)試能力)

    fpga調(diào)試
    明德?lián)P助教小易老師
    發(fā)布于 :2023年11月02日 06:13:34

    FPGA硬件系統(tǒng)怎么調(diào)試?

    調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧,才能降低調(diào)試時(shí)間,防止誤操作損壞電路。通常情況下,參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的
    發(fā)表于 10-17 06:15

    TLA邏輯分析原理與應(yīng)用硬件調(diào)試基礎(chǔ)教程

    TLA邏輯分析原理與應(yīng)用硬件調(diào)試基礎(chǔ)教程:數(shù)字系統(tǒng)的調(diào)試過程– 首先啟動(dòng)硬件電路– 調(diào)試
    發(fā)表于 10-17 17:33 ?19次下載

    簡化Xilinx和Altera FPGA調(diào)試過程

    簡化Xilinx和Altera FPGA調(diào)試過程:通過FPGAViewTM 解決方案,如混合信號(hào)示波器(MSO)和邏輯分析,您可以在Xil
    發(fā)表于 11-20 17:46 ?27次下載

    實(shí)用FPGA調(diào)試工具—ChipScope Pro

    實(shí)用FPGA調(diào)試工具—ChipScope Pro ChipScope Pro應(yīng)用于FPGA調(diào)試階段,它具有傳統(tǒng)邏輯分析
    發(fā)表于 02-09 15:10 ?95次下載

    TLA邏輯分析原理與應(yīng)用 (硬件調(diào)試基礎(chǔ)教程)

    TLA邏輯分析原理與應(yīng)用 -硬件調(diào)試基礎(chǔ)教程。
    發(fā)表于 08-05 15:08 ?49次下載
    TLA邏輯分析<b class='flag-5'>儀</b>原理與應(yīng)用 (<b class='flag-5'>硬件</b><b class='flag-5'>調(diào)試</b>基礎(chǔ)教程)

    FPGA硬件系統(tǒng)的調(diào)試方法

    FPGA硬件系統(tǒng)的調(diào)試方法 在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧,才能減少調(diào)試時(shí)間,避免
    發(fā)表于 02-08 14:44 ?2929次閱讀

    FPGA硬件電路的調(diào)試必備原則和技巧

    調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧,才能降低調(diào)試時(shí)間,防止誤操作損壞電路。通常情況下,參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的
    發(fā)表于 01-16 11:59 ?5235次閱讀

    FPGA設(shè)計(jì)的創(chuàng)新調(diào)試手段

    EXOSTIV Probe從各方面都優(yōu)于傳統(tǒng)調(diào)試方案,它支持Xilinx所有系列,采用高速SerDes接口實(shí)現(xiàn)數(shù)據(jù)采集和通信,
    發(fā)表于 06-28 15:56 ?1935次閱讀

    采用內(nèi)部或者嵌入式邏輯分析推動(dòng)FPGA調(diào)試技術(shù)改變

    進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí),FPGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí),如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作,工程師就使用“調(diào)試鉤”的
    發(fā)表于 09-14 15:08 ?771次閱讀
    采用內(nèi)部或者嵌入式邏輯分析<b class='flag-5'>儀</b>推動(dòng)<b class='flag-5'>FPGA</b><b class='flag-5'>調(diào)試</b>技術(shù)改變

    FPGA設(shè)計(jì)與調(diào)試教程說明

    FPGA概述FPGA調(diào)試介紹調(diào)試挑戰(zhàn)設(shè)計(jì)流程概述■FPGA調(diào)試方法概述嵌入式邏輯分析
    發(fā)表于 09-22 17:43 ?11次下載
    <b class='flag-5'>FPGA</b>設(shè)計(jì)與<b class='flag-5'>調(diào)試</b>教程說明

    如何用內(nèi)部邏輯分析調(diào)試FPGA?

    1 推動(dòng)FPGA調(diào)試技術(shù)改變的原因 進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí),FPGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和
    的頭像 發(fā)表于 12-20 13:35 ?902次閱讀
    如何用內(nèi)部邏輯分析<b class='flag-5'>儀</b><b class='flag-5'>調(diào)試</b><b class='flag-5'>FPGA</b>?

    FPGA硬件電路的調(diào)試必備原則和技巧

    調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧,才能降低調(diào)試時(shí)間,防止誤操作損壞電路。通常情況下,參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的
    的頭像 發(fā)表于 12-22 16:40 ?1206次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>硬件</b>電路的<b class='flag-5'>調(diào)試</b>必備原則和技巧

    硬件調(diào)試:JLink 驅(qū)動(dòng)配置與調(diào)試技巧

    摘要: 本文深入探討了 JLink 調(diào)試器在嵌入式系統(tǒng)硬件調(diào)試中的應(yīng)用,詳細(xì)闡述了 JLink 驅(qū)動(dòng)配置的方法以及硬件調(diào)試技巧。本文以國科安
    的頭像 發(fā)表于 06-12 23:20 ?462次閱讀
    <b class='flag-5'>硬件</b><b class='flag-5'>調(diào)試</b>:JLink 驅(qū)動(dòng)配置與<b class='flag-5'>調(diào)試</b>技巧