99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

一文詳解Xilinx高速收發(fā)器Serdes

Hx ? 作者:工程師陳翠 ? 2018-06-26 03:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、為什么要用Serdes

傳統(tǒng)的源同步傳輸,時鐘和數(shù)據(jù)分離。在速率比較低時(《1000M),沒有問題。

一文詳解Xilinx高速收發(fā)器Serdes

在速率越來越高時,這樣會有問題

一文詳解Xilinx高速收發(fā)器Serdes

由于傳輸線的時延不一致和抖動存在,接收端不能正確的采樣數(shù)據(jù),對不準眼圖中點。然后就想到了從數(shù)據(jù)里面恢復出時鐘去采樣數(shù)據(jù),即CDR

一文詳解Xilinx高速收發(fā)器Serdes

這樣就不存在延遲不一致的情況,有輕微的抖動也不會影響采樣(恢復的時鐘會隨著數(shù)據(jù)一起抖動)。

二 、為什么要用8b10b,64b66b?

1 提供足夠的跳變來恢復時鐘

一文詳解Xilinx高速收發(fā)器Serdes

這樣還有問題,收發(fā)兩端必須共地,但往往很難實現(xiàn)。

一文詳解Xilinx高速收發(fā)器Serdes

于是采樣差分信號傳輸,為了防止共模電壓在接收端導致電流過大,使用電流驅(qū)動模式。看到接收端有電容進行交流耦合,隔直流。這樣又帶來一個問題,需要DC平衡。所以有了下面另一個原因。

2 DC平衡,即0和1的數(shù)量要相等。

一文詳解Xilinx高速收發(fā)器Serdes

3 run length,0和1連續(xù)出現(xiàn)的最大長度

AGC自動增益控制需要交流分量才能實現(xiàn)放大

一文詳解Xilinx高速收發(fā)器Serdes

4 comma碼,K碼

在serdes上面的高速串行流在接收端需要重新串并轉(zhuǎn)化成多字并行,怎么找到字的邊界進行對齊呢?

這就需要一個特殊的序列,這就是comma碼。

傳輸過程中需要的一些控制,最好不要和數(shù)據(jù)沖突了,這就是K碼。

基于以上四個原因,就有了8b10b,64b66b的出現(xiàn)。

三 、8b10b編碼

8b10b編碼一句話概括起來就是把8bit的數(shù)據(jù)變成10bit的數(shù)據(jù),其中所有1或0的個數(shù)不會超過6個,并且連續(xù)的1或0的個數(shù)不會超過4個。這樣原本1024的漢明空間編碼后就大大減小了。其中有256個data碼和12K碼控制碼。這樣數(shù)據(jù)和控制碼不會重合。

一文詳解Xilinx高速收發(fā)器Serdes

其中K28.1,K28.5,K28.7可以作為分隔碼,也叫comma碼,用于接收端在串行的數(shù)據(jù)流中找到字節(jié)邊界。常用的K28.5即0xBC。因為正常傳輸?shù)臄?shù)據(jù)也可能有0xBC,怎么區(qū)分呢?是有一根單獨的控制線,tx_is_K在傳輸K碼時拉高,在傳數(shù)據(jù)時拉低,去控制8b10b的編碼模塊到底是編碼成數(shù)據(jù)還是控制K碼。

四、Xilinx Serdes的幾個細節(jié)

1.COMMA碼使用

K28.5,0xBC,+0101_111100,-1010_000011; 為檢測字節(jié)分割。

使用其它K碼,作為幀開始,幀結(jié)束,時鐘修正和數(shù)據(jù)對齊。

2.多字節(jié)處理

在數(shù)據(jù)率比較高的時候,外部位寬可能是2字(16位)或者4字(32位)。這是如果收發(fā)雙方不約定好在高低哪個字發(fā)送comma碼,這時是可以檢測字邊界,但接收端就會出現(xiàn)高低字節(jié)翻轉(zhuǎn)的情況。在任意對于單COMMA的數(shù)據(jù)對齊,選擇偶數(shù)字節(jié)對齊。發(fā)送的時候 0x5ABC-》2’b01。

一文詳解Xilinx高速收發(fā)器Serdes

也可以選擇發(fā)送組合的comma碼,就是把NP的comma拼接起來發(fā)送,這樣接收端就檢測16bit的雙字邊界。也可以避免上面的情況出現(xiàn)。發(fā)送的時候0xBCBC-》2’b11

一文詳解Xilinx高速收發(fā)器Serdes

注意:decode valid comma only不要選,因為還可能發(fā)送其他的K碼用于控制。反正8b10b是用的收發(fā)器硬核的資源,不用白不用。

3、環(huán)回設置:

1.“000”:正常模式

2.“001”:近端PCS環(huán)回

3.“010”:近端PMA環(huán)回

4.“100”:遠端PMA環(huán)回

5.“110”:遠端PCS環(huán)回

注意Xilinx例化的example的文件中配置的環(huán)回是預留環(huán)回接口的意思,仍然需要另外手動配置。

4、fsm_down狀態(tài)機

一文詳解Xilinx高速收發(fā)器Serdes

在Monitor Data_Valid模塊,是用的frame_check的正確的信號,校驗失敗會導致復位GTrxreset??梢圆挥眠@個反饋,直接置1。需要手動改一下。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 收發(fā)器
    +關注

    關注

    10

    文章

    3672

    瀏覽量

    107942
  • Xilinx
    +關注

    關注

    73

    文章

    2185

    瀏覽量

    125312
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    FPGA設計之GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器

    xilinx的7系列FPGA根據(jù)不同的器件類型,集成了GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器,四種收發(fā)器主要區(qū)別是支持的線速率不同,圖
    的頭像 發(fā)表于 11-20 12:08 ?2.1w次閱讀
    FPGA設計之GTP、GTX、GTH以及GTZ四種串行<b class='flag-5'>高速</b><b class='flag-5'>收發(fā)器</b>

    詳解Xilinx GTX/GTH及2D eye scan的基本原理

    本文介紹Xilinx GT的些概念,對GT沒有概念但是有時間的童鞋推薦先看下此文(Xilinx 7系列FPGA 高速
    的頭像 發(fā)表于 12-15 15:54 ?1.1w次閱讀

    FPGA高速收發(fā)器設計要遵循哪些原則?

    高速收發(fā)器(SERDES)的運用范圍十分廣泛,包括通訊、計算機、工業(yè)和儲存,以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速
    發(fā)表于 08-07 06:26

    XILINX收發(fā)器問題的解決

    不是表格指示。它可以是幾個字符,或突然爆發(fā)。這是我第次使用Xilinx收發(fā)器,并希望有人遇到類似的問題,并指出我正確的方向?qū)е铝诉@問題。
    發(fā)表于 05-05 11:39

    FPGA高速收發(fā)器的設計原則有哪些?

    FPGA高速收發(fā)器設計原則高速FPGA設計收發(fā)器選擇需要考慮的因素
    發(fā)表于 04-09 06:53

    介紹Xilinx 7系列FPGA收發(fā)器硬件設計主要注意的些問題

    引言:本文我們介紹Xilinx 7系列FPGA收發(fā)器硬件設計主要注意的些問題,指導硬件設計人員進行原理圖及PCB設計。本文介紹以下內(nèi)容:GTX/GTH收發(fā)器管腳概述GTX/GTH
    發(fā)表于 11-11 07:42

    FPGA高速收發(fā)器設計原則

    FPGA高速收發(fā)器設計原則 高速收發(fā)器(SERDES)的運用范圍十分廣泛, 包括通訊、計算機、工業(yè)和儲存,以及必須在芯片與
    發(fā)表于 04-07 22:26 ?1158次閱讀

    基于SERDES收發(fā)器和CPRI的電信系統(tǒng)低延遲變化設計

      本文討論利用帶嵌入式SERDES收發(fā)器和CPRI鏈路IP內(nèi)核的低成本FPGA,來實現(xiàn)電信
    發(fā)表于 10-09 16:48 ?1413次閱讀
    基于<b class='flag-5'>SERDES</b><b class='flag-5'>收發(fā)器</b>和CPRI的電信系統(tǒng)低延遲變化設計

    說說賽靈思(Xilinx )的FPGA 高速串行收發(fā)器

    賽靈思(Xilinx)公司FPGA器件的高速串行收發(fā)器類別如下
    發(fā)表于 02-11 11:11 ?6575次閱讀
    說說賽靈思(<b class='flag-5'>Xilinx</b> )的FPGA <b class='flag-5'>高速</b>串行<b class='flag-5'>收發(fā)器</b>

    Xilinx 7系列GTH收發(fā)器運行演示

    首次演示新型Xilinx 7系列GTH收發(fā)器,通過背板以13.1 Gb / s的速度運行。
    的頭像 發(fā)表于 01-03 13:25 ?4645次閱讀

    Xilinx 58Gb/s PAM4收發(fā)器的演示

    該演示展示了Xilinx SERDES開發(fā)的最新成果,首次公開展示了Xilinx 58Gb / s PAM4收發(fā)器。
    的頭像 發(fā)表于 11-29 06:21 ?2610次閱讀

    關于高速串行收發(fā)器的重要概念和注意事項

    此篇文章深入淺出介紹了關于高速串行收發(fā)器的幾個重要概念和注意事項,為方便知識點復習總結(jié)和后續(xù)查閱特此轉(zhuǎn)載,原文標題及鏈接為:xilinx 高速收發(fā)器
    的頭像 發(fā)表于 08-10 09:12 ?3262次閱讀
    關于<b class='flag-5'>高速</b>串行<b class='flag-5'>收發(fā)器</b>的重要概念和注意事項

    Xilinx 7系列FPGA收發(fā)器架構(gòu)之硬件設計指導(

    引言:本文我們介紹Xilinx 7系列FPGA收發(fā)器硬件設計主要注意的些問題,指導硬件設計人員進行原理圖及PCB設計。本文介紹以下內(nèi)容:GTX/GTH收發(fā)器管腳概述 GTX/GTH
    發(fā)表于 11-06 19:51 ?35次下載
    <b class='flag-5'>Xilinx</b> 7系列FPGA<b class='flag-5'>收發(fā)器</b>架構(gòu)之硬件設計指導(<b class='flag-5'>一</b>)

    介紹種采用光SerDes而非電SerDes高速收發(fā)器

    同時介紹種采用光電集成技術的,即采用光SerDes而非電SerDes高速收發(fā)器。
    的頭像 發(fā)表于 04-01 09:28 ?2281次閱讀

    SERDES關鍵技術

    Xilinx公司的許多FPGA已經(jīng)內(nèi)置了個或多個MGT(Multi-Gigabit Transceiver)收發(fā)器,也叫做SERDES(Multi-Gigabit Serialize
    的頭像 發(fā)表于 07-29 16:47 ?1324次閱讀
    <b class='flag-5'>SERDES</b>關鍵技術