在本文中，我們重點(diǎn)討論高密度共封裝光學(xué)器件 （CPO） 應(yīng)用中的光學(xué)接口挑戰(zhàn)，在這些應(yīng)用中，除了眾所周知的低損耗、寬帶和偏振無(wú)關(guān)光學(xué)耦合要求外，還增加了組裝產(chǎn)量和可擴(kuò)展性。盡管已經(jīng)使用絕緣體上硅 （SOI） 平臺(tái) 220nm 厚的晶體硅層中的錐形硅模式尺寸轉(zhuǎn)換器證明了光纖邊緣與透鏡光纖的有效耦合，但由于光學(xué)接口處的光斑尺寸較小，導(dǎo)致對(duì)準(zhǔn)公差嚴(yán)格，并且透鏡光纖需要有空氣間隙才能正常工作，因此阻礙了其在高吞吐量封裝中的大規(guī)模應(yīng)用。

為了設(shè)計(jì)光學(xué)接口以增加光斑尺寸，目前最常見(jiàn)的方法是使用互補(bǔ)金屬氧化物半導(dǎo)體 （CMOS） 芯片的后端 （BEOL） 堆棧中常見(jiàn)的 SiN 層。采用逆向 SiN 錐形將大光學(xué)模式從平切、行業(yè)標(biāo)準(zhǔn)單模光纖 （SMF） 過(guò)渡到 Si 納米波導(dǎo)中的緊密限制模式，而不會(huì)犧牲 BEOL 集成的簡(jiǎn)單性。

基于由 Si 光子層與附加 SiN 光子層組合而成的混合平臺(tái)的邊緣耦合器，在 O 波段和 C 波段中，對(duì)橫向電場(chǎng) （TE） 和橫向磁場(chǎng) （TM） 極化，可為 SMF 提供 -1.5dB/光纖的典型耦合效率。這些高效邊緣耦合器的一個(gè)關(guān)鍵方面是去除 SOI 晶片的埋氧層 （BOX） 層下方的襯底，以防止擴(kuò)展模式泄漏到 Si 襯底中。雖然這可以集成 V 型槽以進(jìn)行 SMF 的無(wú)源組裝，但它對(duì)光學(xué) I/O 密度造成了限制。

為了使 CPO 兌現(xiàn)其在多節(jié)點(diǎn)人工智能/機(jī)器學(xué)習(xí) （AI/ML） 集群中的計(jì)算芯片 （XPU） 和高帶寬存儲(chǔ)器 （HBM） 之間高帶寬、低延遲和低功耗互連的承諾，一種更具可擴(kuò)展性的光學(xué)接口解決方案至關(guān)重要。在 imec，正在開(kāi)發(fā)幾種構(gòu)建模塊來(lái)實(shí)現(xiàn)這一目標(biāo)。一個(gè)關(guān)鍵的構(gòu)建模塊涉及進(jìn)一步設(shè)計(jì) SiN 邊緣耦合器，以實(shí)現(xiàn)向高密度聚合物光波導(dǎo)的絕熱模式轉(zhuǎn)換。該組件用作 SMF 的模式轉(zhuǎn)換器，同時(shí)還提供中介層或封裝基板上的光學(xué)重分配功能。該解決方案通過(guò)將光纖接口重新定位到可用空間更大的中介層或封裝邊緣，增加了光學(xué) I/O 連接的密度并允許更高的光纖數(shù)量。

第二個(gè)構(gòu)建模塊利用低損耗、高密度晶圓上 SiN 波導(dǎo)作為數(shù)十個(gè) XPU 或 HBM 之間的晶圓級(jí)光學(xué)互連 （WL-OI） 。這種方法需要在有源光子集成電路 （PIC） 芯片和光學(xué)互連晶圓之間建立低損耗、高產(chǎn)量的光耦合接口，其中有源 PIC 芯片包括調(diào)制器和光電探測(cè)器，而光學(xué)互連晶圓包括長(zhǎng)距離路由波導(dǎo)和光纖耦合接口。

基于聚合物波導(dǎo)的光重分布層

以下部分介紹了設(shè)計(jì)、制造和表征基于聚合物波導(dǎo)的光重分布層所需的步驟。

設(shè)計(jì)。我們的第一個(gè)構(gòu)建模塊基于具有新型 SiN 錐形的硅光子芯片與基于聚合物波導(dǎo) （PWG） 的光學(xué)重分布層 （光學(xué) RDL） 之間的絕熱模式轉(zhuǎn)換，該模塊有可能集成在各種類型的中介層或封裝基板上。

對(duì)于光學(xué) RDL，市面上有多種聚合物光波導(dǎo)材料可供選擇，它們具有低光損耗、折射率可控、高溫穩(wěn)定性、與回流焊接兼容以及穩(wěn)定的光學(xué)性能等優(yōu)異特性。我們選擇了兩種不同的聚合物波導(dǎo)材料，EpoCore/EpoClad 和 OrmoCore/OrmoClad，均由德國(guó)微抗蝕劑技術(shù)公司提供。對(duì)于這兩種材料，我們研究了兩種界面：1） SiN-to-PWG 界面，2） PWG-to-SMF 界面。在這兩種情況下，都調(diào)整了聚合物波導(dǎo)尺寸以優(yōu)化耦合效率，最終確定了一種材料的尺寸，隨后將其用于實(shí)驗(yàn)工作。

SiN 錐形波導(dǎo)的高度固定為 400nm，而寬度則沿錐形變化，從標(biāo)準(zhǔn)寬度 710nm 開(kāi)始，在錐形尖端處變窄至 130nm。SiN 被多層氧化物層包圍，以確保模式限制。為了發(fā)生絕熱耦合，光學(xué)模式應(yīng)從一個(gè)波導(dǎo)傳輸?shù)搅硪粋€(gè)波導(dǎo)，并盡量減少向輻射模式或高階模式的轉(zhuǎn)換。為了實(shí)現(xiàn)這一點(diǎn)，SiN 錐形寬度必須以精心設(shè)計(jì)的方式沿傳播方向變化。最簡(jiǎn)單的選擇是沿傳播方向線性改變錐形寬度，從而允許模式耦合發(fā)生在兩個(gè)波導(dǎo)的相位匹配點(diǎn)附近。雖然這不是設(shè)計(jì)錐形耦合器的最有效方法，并且通常會(huì)導(dǎo)致更長(zhǎng)的錐形，但我們選擇了這種方法來(lái)比較兩種聚合物波導(dǎo)材料的性能。

圖 1：對(duì)于方形 EpoCore/EpoClad 聚合物波導(dǎo)型 ORDL 的各種尺寸，SiN 到 ORDL 絕熱耦合的耦合效率與線性 SiN 錐度的長(zhǎng)度的關(guān)系。

圖 1總結(jié)了 EpoCore/EpoClad 的特征模式擴(kuò)展 （EME） 模擬結(jié)果，圖 2總結(jié)了OrmoCore/OrmoClad 的特征模式擴(kuò)展 （EME） 模擬結(jié)果。OrmoCore/OrmoClad 的折射率對(duì)比度更高，因此可以使用更短的 SiN 錐形，這是首選。由于 ORDL 需要與 SMF 耦合，因此還研究了兩種聚合物波導(dǎo)材料的 ORDL-to-SMF 界面，波導(dǎo)尺寸各不相同。圖 3總結(jié)了結(jié)果。

圖 2：SiN 到 ORDL 絕熱耦合的耦合效率與方形 OrmoCore/OrmoClad 聚合物波導(dǎo)型 ORDL 的各種尺寸的線性 SiN 錐度長(zhǎng)度的關(guān)系。

對(duì)于尺寸在 3μm 至 6μm 之間的 EpoCore/EpoClad 聚合物波導(dǎo)，重疊效率可達(dá)到約 95%。由于 OrmoCore/OrmoClad 波導(dǎo)的折射率對(duì)比度較大，重疊率從 6μm 的約 83% 降至 3μm 的不到 70%。對(duì)于尺寸低于 3μm 的波導(dǎo)，由于限制減少，模式開(kāi)始擴(kuò)展。雖然根據(jù)這項(xiàng)研究，這兩種聚合物波導(dǎo)材料都是可行的，但我們決定繼續(xù)使用 EpoCore/EpoClad 進(jìn)一步優(yōu)化 SiN 錐形并進(jìn)行實(shí)驗(yàn)工作。

圖 3：標(biāo)準(zhǔn) SMF 與不同尺寸的方形聚合物波導(dǎo)的模式重疊。

為了優(yōu)化 SiN 到 ORDL 的耦合接口，通過(guò)在遠(yuǎn)離相位匹配條件的區(qū)域更快速地改變錐體寬度，同時(shí)在光學(xué)模式耦合的關(guān)鍵區(qū)域更逐漸地改變錐體寬度，設(shè)計(jì)了更高效的錐體。這些關(guān)鍵區(qū)域?qū)Τ叽缱兓苊舾校F體尺寸的任何快速變化都會(huì)導(dǎo)致模式耦合效率低下，從而導(dǎo)致輻射損耗增加或與高階模式耦合。SiN 錐體的精確布局是使用半解析方法定義的，確保錐體的連續(xù)部分之間有較大的重疊 。EME 模擬用于優(yōu)化 SiN 到 ORDL 耦合器損耗與錐體長(zhǎng)度的關(guān)系，適用于整個(gè) O 波段的波長(zhǎng)。已經(jīng)實(shí)現(xiàn)了耦合器長(zhǎng)度低于 1 毫米的設(shè)計(jì)，同時(shí)在整個(gè) O 波段光譜范圍內(nèi)將耦合器損耗保持在遠(yuǎn)低于 1dB 的兩個(gè)極化水平（結(jié)果如圖 4所示）。

圖 4：基于 EpoCore/EpoClad 聚合物波導(dǎo)的 SiN 到 ORDL 絕熱耦合器的寬帶行為。

在研究 ORDL 相對(duì)于 PIC 的對(duì)準(zhǔn)公差時(shí)，我們發(fā)現(xiàn) 1dB 橫向?qū)?zhǔn)誤差公差為 ±1.8μm，這完全在我們的目標(biāo)集成和組裝工具的能力范圍內(nèi)。結(jié)果如圖 5所示。

圖 5：ORDL 相對(duì)于 SiN 錐形波導(dǎo)的對(duì)準(zhǔn)公差。

制造。已經(jīng)制造了具有優(yōu)化 SiN 錐形設(shè)計(jì)的 PIC，并且通過(guò)旋涂 EpoCore 材料和在 PIC 上光刻圖案化聚合物波導(dǎo)，實(shí)驗(yàn)性地集成了 EpoCore/EpoClad 聚合物波導(dǎo)。旋涂參數(shù)和光刻圖案化配方都經(jīng)過(guò)反復(fù)微調(diào)，以匹配設(shè)計(jì)的 ORDL 芯尺寸。圖 6顯示了制造的測(cè)試樣品。在最后一步中，旋涂 EpoClad 以獲得頂部包層，確保光線被限制在 ORDL 內(nèi)。

圖 6：集成在具有 SiN 錐形的 PIC 上的 ORDL 的光學(xué)顯微鏡圖像。

特性分析。我們準(zhǔn)備了不同的測(cè)試樣品進(jìn)行光學(xué)特性分析，以便對(duì)總測(cè)量損耗進(jìn)行細(xì)分。對(duì)于 ORDL 切回分析，使用了不同長(zhǎng)度的聚合物波導(dǎo)（不與 SiN 錐形耦合），并研究了整個(gè) O 波段的傳播損耗。

在波長(zhǎng)為 1310nm 時(shí)，傳播損耗低于 0.5dB/cm。此外，還觀察到光纖到 ORDL 對(duì)接耦合損耗為每面 1dB。SiN 測(cè)試芯片包括 SiN 螺旋，用于檢查 SiN 波導(dǎo)的傳播損耗。測(cè)量到的損耗小于 1dB/cm，這與之前報(bào)告的等離子增強(qiáng)化學(xué)氣相沉積 （PECVD） SiN 值一致。實(shí)驗(yàn)測(cè)量到光纖到光纖的總插入損耗為 4dB，分解為兩個(gè) 1dB 光纖到 ORDL 耦合損耗、0.5dB 聚合物波導(dǎo)傳播損耗（對(duì)于 1cm 波導(dǎo)長(zhǎng)度）、0.5dB SiN 波導(dǎo)傳播損耗，以及 SiN 和 ORDL 之間每個(gè)絕熱過(guò)渡的兩個(gè) 0.5dB 損耗。特性結(jié)果總結(jié)在圖 7中。下一步將包括在 ORDL 內(nèi)實(shí)現(xiàn)光學(xué)扇出，并在各種類型的中介層或封裝基板上將光學(xué) RDL 與電氣 RDL 集成。

圖 7：在 PIC 上將光學(xué) RDL 與優(yōu)化的 SiN 錐形集成后的特性結(jié)果。

晶圓級(jí)光學(xué)互連

正在開(kāi)發(fā)的下一個(gè)構(gòu)建模塊是晶圓級(jí)光學(xué)互連。由于互連距離預(yù)計(jì)將達(dá)到幾十厘米，因此迫切需要能夠橫跨整個(gè) 300 毫米晶圓的超低損耗波導(dǎo) （《0.2dBcm），以及足夠密集的波導(dǎo)間距 （《10μm） 和足夠緊密的彎曲半徑 （《100μm）。在本文中，我們介紹了一種 300 毫米晶圓級(jí) SiN 波導(dǎo)技術(shù)，該技術(shù)將低壓化學(xué)氣相沉積 （LPCVD） SiN 波導(dǎo)與高精度光刻掩模版拼接相結(jié)合，從而使拼接損耗低于 0.01dB。結(jié)合 400nm 厚 LPCVD SiN 波導(dǎo)的低線性傳播損耗和高光學(xué)限制，展示了長(zhǎng)達(dá) 56cm 的跨晶圓環(huán)回波導(dǎo)，全波導(dǎo)損耗僅為 0.15dB/cm，包括多達(dá) 20 個(gè)針腳接口以及 56 個(gè) 100μm 半徑的 90 度彎頭。

晶圓制造和光罩拼接。300mm 晶圓加工從沉積 2.7μm 厚的氧化硅層開(kāi)始。接下來(lái)，沉積 400nm 厚的 LPCVD SiN 層。LPCVD SiN 層使用 193nm 浸沒(méi)式光刻技術(shù)進(jìn)行圖案化，使用兩個(gè)不同的光罩，每個(gè)光罩覆蓋整個(gè) 26mm x 33mm 芯片。每個(gè)芯片通過(guò)專用光刻作業(yè)與所選光罩一起曝光，從而實(shí)現(xiàn)完整的晶圓曝光，如圖8a所示。為了實(shí)現(xiàn)相鄰芯片之間的光罩拼接，每個(gè)芯片與所有相鄰芯片重疊，并在重疊處放置覆蓋結(jié)構(gòu)以表征芯片到芯片的錯(cuò)位。圖 8b 顯示了拼接界面的幾個(gè)掃描電子顯微鏡 （SEM） 顯微照片，顯示出非常平滑的過(guò)渡，沒(méi)有任何明顯的波導(dǎo)形狀不規(guī)則性。使用每個(gè)芯片六個(gè)不同位置的專用覆蓋標(biāo)記測(cè)量相鄰芯片之間的錯(cuò)位。對(duì)總共四片晶圓進(jìn)行了全晶圓測(cè)量，觀察到的最大 x 或 y 錯(cuò)位為 12nm。在 SiN 圖案化之后，沉積氧化物頂部覆層并隨后進(jìn)行平坦化，目標(biāo)是 SiN 頂部剩余 2.6μm 的氧化物。

圖 8：a） 帶有光罩縫合 SiN 波導(dǎo)束的制造 300 毫米晶圓的照片；b） 縫合區(qū)域的詳細(xì)頂視圖 SEM 圖像。

拼接接口和光學(xué)測(cè)試結(jié)構(gòu)的設(shè)計(jì)。利用上一節(jié)所述的先進(jìn) 193nm 光刻技術(shù)的掩模版拼接的高對(duì)準(zhǔn)精度，我們?cè)O(shè)計(jì)了相對(duì)簡(jiǎn)單、具有緊湊占地面積的突變拼接接口。為了實(shí)現(xiàn) O 波段 TE 模式的低光損耗，我們探索了兩個(gè)關(guān)鍵設(shè)計(jì)參數(shù)：1） 拼接接口處的波導(dǎo)寬度，可選地從標(biāo)稱 710nm SiN 波導(dǎo)寬度逐漸減小至 1.8μm 或 2.5μm（使用長(zhǎng)度低于 35μm 的緊湊型低損耗錐形）；2） 兩次光刻曝光之間的重疊，范圍從 10nm 到 50nm。根據(jù)完整的 3D 有限差分時(shí)域 （FDTD） 模擬，對(duì)于高達(dá) 20nm 的重疊誤差，此類接口預(yù)計(jì)會(huì)產(chǎn)生低于 0.006dB 的光損耗。實(shí)現(xiàn)了具有 100 個(gè)縫合接口的專用螺旋波導(dǎo)結(jié)構(gòu)，以及沒(méi)有縫合的參考螺旋波導(dǎo)，以提取晶圓級(jí)的縫合損耗。

作為一個(gè)簡(jiǎn)單的概念驗(yàn)證演示，我們還通過(guò)排列波導(dǎo)束（在第一個(gè)掩模版上）和彎曲/終止結(jié)構(gòu)（在第二個(gè)掩模版上）包含了幾個(gè)跨晶圓環(huán)回波導(dǎo)。環(huán)回波導(dǎo)具有不同的總傳播長(zhǎng)度（高達(dá) 56 厘米）、拼接接口數(shù)量（高達(dá) 20 個(gè)）和 100μm 半徑 90 度彎曲數(shù)量（高達(dá) 56 個(gè)），所有設(shè)計(jì)都采用相同的拼接錐度寬度設(shè)計(jì)掃描。對(duì)于所有測(cè)試結(jié)構(gòu)，都實(shí)施了 SiN 光柵耦合器來(lái)執(zhí)行晶圓級(jí)測(cè)試。

測(cè)量結(jié)果。首先，使用由半徑為 50μm 的 90 度彎曲的切回螺旋波導(dǎo)組成的標(biāo)準(zhǔn)測(cè)試結(jié)構(gòu)進(jìn)行 SiN 波導(dǎo)損耗和彎曲損耗測(cè)量，結(jié)果顯示標(biāo)稱線性傳播損耗為 0.165dB/cm，彎曲損耗為 0.007dB/彎曲（圖 9a）。接下來(lái)，測(cè)量縫合螺旋測(cè)試結(jié)構(gòu)。提取的縫合損耗值通常非常低（圖 9b），有些情況下由于晶圓級(jí)測(cè)試期間光纖耦合重復(fù)性不完美（~1dB 變化）而顯示負(fù)值。因此，我們可以保守地得出縫合損耗的上限為 0.01dB/接口。

隨后，測(cè)量了跨晶圓環(huán)回波導(dǎo)，如圖9c所示。通過(guò)線性擬合得出的全量（參考長(zhǎng)度）波導(dǎo)損耗為 0.15dB/cm，適用于在晶圓上測(cè)量的所有環(huán)回波導(dǎo)組，與拼接錐形寬度無(wú)關(guān)。即使是寬度為 710nm 的非錐形 SiN 波導(dǎo)也表現(xiàn)出如此低的拼接損耗，進(jìn)一步證實(shí)了光刻過(guò)程中的高對(duì)準(zhǔn)精度。此外，所展示的無(wú)錐形拼接界面具有最小的占用空間。

圖 9：a） 水面上標(biāo)準(zhǔn)測(cè)試結(jié)構(gòu)上的螺旋波導(dǎo)的 SiN 波導(dǎo)傳播損耗和 90 度彎曲；b） 測(cè)量測(cè)試結(jié)構(gòu)的縫合損耗與光刻重疊和錐度寬度；c） 測(cè)量跨水環(huán)回 SoiN 波導(dǎo)的光纖到光纖插入光譜和線性擬合的全波導(dǎo)損耗譜（紅色）。

光學(xué)互連晶圓系統(tǒng)

采用高精度集體芯片到晶圓電介質(zhì)鍵合工藝，實(shí)現(xiàn)組裝的 PIC 芯片和 300 毫米光學(xué)互連晶圓之間的低損耗 SiN 波導(dǎo)衰減耦合（圖 10b）。錐形 SiN 波導(dǎo)專為高效、對(duì)準(zhǔn)誤差容忍和寬帶衰減耦合而設(shè)計(jì)，對(duì)于短至 0.5 毫米的衰減耦合器 （EVC），在 O 波段的插入損耗始終低于 0.5dB。

晶圓制造、芯片到晶圓的集體組裝和 SiN EVC 設(shè)計(jì)。300mm 晶圓處理從 4.1μm 厚的氧化硅沉積開(kāi)始，它用作底部包層并減少衰減耦合器 （EVC） 模式與 Si 襯底的相互作用。接下來(lái)，沉積 400nm 厚的 PECVD SiN 層，并使用 193nm 浸沒(méi)式光刻進(jìn)行圖案化。在 SiN 層圖案化之后，沉積氧化物頂部包層并隨后進(jìn)行平坦化 - 目標(biāo)是在 SiN 頂部剩余 200nm 的氧化物。然后沉積一層薄 SiCN 層以增強(qiáng)芯片到晶圓的集體鍵合強(qiáng)度。隨后，組裝過(guò)程從翻轉(zhuǎn)和將晶圓鍵合到第一個(gè)臨時(shí)載體開(kāi)始，以將 Si 襯底減薄至 100μm。接下來(lái)，使用刀片切割將 7x7mm2 大小的虛擬“有源”P(pán)IC 芯片單獨(dú)化。然后，將 PIC 芯片放置到第二個(gè)臨時(shí)玻璃載體上，并使用主對(duì)準(zhǔn)標(biāo)記對(duì)準(zhǔn)。最后，將玻璃載體上的 PIC 芯片集體轉(zhuǎn)移到底部 PIC 晶圓上，并使用次級(jí)覆蓋標(biāo)記再次對(duì)準(zhǔn)。圖 10c顯示了所得橫截面的示意圖。圖 10d顯示了 TEM 圖像，顯示了兩個(gè) SiN EVC 被 400nm 厚的氧化物包層和 30nm 厚的 SiCN 電介質(zhì)粘合層隔開(kāi)。

圖 10：a） 利用 EVC 在有源 PIC 和無(wú)源互連晶圓之間實(shí)現(xiàn)低損耗耦合的光學(xué)互連晶圓級(jí)系統(tǒng)示意圖；b） 本文報(bào)道的簡(jiǎn)化集體芯片到晶圓組裝光子系統(tǒng)；c） 組裝和 EVC 堆棧的詳細(xì)示意橫截面；d） 集體芯片到晶圓鍵合的 SiN 基 EVC 的橫截面 TEM 圖像。

存在多種設(shè)計(jì)方法可以優(yōu)化絕熱 SiN EVC，以實(shí)現(xiàn)寬帶、低損耗耦合和對(duì)對(duì)準(zhǔn)誤差的魯棒性。在這項(xiàng)工作中，我們采用了“FAQUAD”（快速準(zhǔn)絕熱）方法 ，得到了如圖11c所示的典型 EVC 輪廓，該輪廓將 SiN 波導(dǎo)寬度從標(biāo)稱的 710nm 逐漸減小到 EVC 區(qū)域的最小 130nm。我們實(shí)施了 0.5mm、1mm 和 1.5mm 的 EVC 長(zhǎng)度，以探索耦合器占用空間、耦合性能和對(duì)錯(cuò)位的魯棒性之間的權(quán)衡。如圖11a所示，在鍵合到晶圓上的 100 個(gè) PIC 中，有 51 個(gè)包含 FAQUAD EVC，我們將在本文的其余部分進(jìn)行報(bào)告。另外 49 個(gè)鍵合 PIC 包含替代 EVC 設(shè)計(jì)，將在其他地方進(jìn)行報(bào)告。為了提取 EVC 損耗，實(shí)施了三種具有不同 EVC 轉(zhuǎn)換數(shù)（0、6 和 18）的測(cè)試結(jié)構(gòu)，并使用 SiN 光纖光柵耦合器（圖 11d-f）在晶圓級(jí)上進(jìn)行測(cè)量，使用 O 波段的 TE 偏振激光。應(yīng)用雙變量線性擬合將 SiN EVC 與 SiN 波導(dǎo)損耗分離（圖 11f-i）。

圖 11：a） 300mm 光互連晶圓組裝 PIC 芯片的照片；b） 底部晶圓和頂部 PIC 的總體布局；c） 用于 SiN 波導(dǎo) EVC 的“FAQUAD”錐度輪廓；d） EVC 損耗測(cè)試宏；e） xy 對(duì)準(zhǔn)定義；f） 典型的測(cè)量光纖到光纖傳輸頻譜；g） 用于提取 EVC 和波導(dǎo)損耗的雙變量擬合程序；h） 典型的提取的 EVC 和波導(dǎo)損耗頻譜。

SiN EVC 損耗的晶圓級(jí)測(cè)量和分析。使用上面描述的測(cè)試結(jié)構(gòu)，我們對(duì)不同長(zhǎng)度的 EVC 進(jìn)行了晶圓級(jí)測(cè)量。圖 12a顯示了 O 波段 60nm 范圍內(nèi)的 EVC 損耗光譜。在波長(zhǎng) 1310nm 處，大多數(shù) EVC 的插入損耗低于 0.5dB（見(jiàn)圖12b），1.5mm、1mm 和 0.5mm 長(zhǎng)的 EVC 的平均± 3σ 值分別為 0.36 ± 0.18dB、0.37 ± 0.24dB 和 0.32 ± 0.15dB。在較短的波長(zhǎng)下，幾個(gè)芯片表現(xiàn)出更高的 EVC 損耗，主要發(fā)生在橫向（y）錯(cuò)位較大的 PIC 芯片中。值得注意的是，由于加工問(wèn)題，報(bào)告的晶圓（和頂部 PIC 芯片）上的 SiN 波導(dǎo)傳播損耗相對(duì)較高，范圍為 4 到 6dB/cm。部分過(guò)量傳播損耗也嵌入在提取的 EVC 損耗中，通過(guò)在未來(lái)的實(shí)驗(yàn)中減少這種傳播損耗，我們預(yù)計(jì)能夠?qū)?EVC 損耗降低 0.1 到 0.2dB。

就整體光學(xué)產(chǎn)量而言，1.5 毫米長(zhǎng)的 EVC 設(shè)計(jì)表現(xiàn)最佳，為 75.5%，其次是 1 毫米和 0.5 毫米長(zhǎng)的 EVC，分別為 68% 和 57%。此次初始開(kāi)發(fā)運(yùn)行中獲得的不完美產(chǎn)量是由多種因素造成的，包括在芯片到晶圓的集體組裝過(guò)程中的芯片損失、不良空隙的形成（主要出現(xiàn)在芯片邊緣）以及橫向（y 軸）錯(cuò)位。0.5 毫米長(zhǎng)的 EVC 對(duì)橫向錯(cuò)位特別敏感，如圖12c左側(cè)面板所示，其中 7 個(gè)具有非功能性 EVC 的芯片表現(xiàn)出大于 1μm 的橫向錯(cuò)位。1.5 毫米長(zhǎng)的 EVC 可以容忍高達(dá) 1.5μm 的橫向錯(cuò)位，如圖12c右側(cè)面板所示。如預(yù)期的那樣，縱向（x 軸）錯(cuò)位對(duì)耦合損耗的影響要小得多。通過(guò)優(yōu)化集體芯片到晶圓鍵合工藝，我們正在解決導(dǎo)致產(chǎn)量損失的所有因素，并將在未來(lái)的工作中報(bào)告結(jié)果。

圖 12：晶圓級(jí) EVC 損耗測(cè)量與耦合器長(zhǎng)度的關(guān)系；a） 損耗光譜；b） 1310nm 波長(zhǎng)下的損耗統(tǒng)計(jì)；c） 損耗與 x 和 y 錯(cuò)位的關(guān)系。注意：d 沒(méi)有顏色的數(shù)據(jù)點(diǎn)代表無(wú)功能的 EVC。