“Versal AI 引擎可以在降低功耗預(yù)算的情況下提高 DSP 計(jì)算密度，”高級(jí)產(chǎn)品營銷經(jīng)理 Udayan Sinha 表示。這種效率使 Versal AI 引擎能夠在嚴(yán)格的功耗預(yù)算內(nèi)處理最苛刻的 DSP 應(yīng)用。

AMD Versal AI 引擎使您能夠擴(kuò)展數(shù)字信號(hào)處理 （DSP） 計(jì)算和面向未來的設(shè)計(jì)，以適應(yīng)當(dāng)前和下一代計(jì)算密集型 DSP 應(yīng)用。借助 Versal AI 引擎，客戶可以期望以更低的功耗獲得高性能 DSP^1^以及更少的可編程邏輯資源。^2^

“Versal AI 引擎可以在降低功耗預(yù)算的情況下提高 DSP 計(jì)算密度，”高級(jí)產(chǎn)品營銷經(jīng)理 Udayan Sinha 表示。這種效率使 Versal AI 引擎能夠在嚴(yán)格的功耗預(yù)算內(nèi)處理最苛刻的 DSP 應(yīng)用。

可以從這些計(jì)算功能中受益的市場包括航空航天和國防、測試和測量、醫(yī)學(xué)成像/醫(yī)療保健，以及需要在 GSPS 吞吐量范圍內(nèi)運(yùn)行高吞吐量、實(shí)時(shí) DSP 的其他市場。

利用 AMD Vitis? 統(tǒng)一軟件平臺(tái)，Versal AI 引擎設(shè)計(jì)可通過基于 C 語言的設(shè)計(jì)流程進(jìn)行編程。對于喜歡基于模型的流程的工程師，可以使用 Vitis Model Composer（MathWorks Simulink 的插件）。此外，一系列 DSP 庫函數(shù)、API 和增強(qiáng)型 IP 內(nèi)核支持快速開發(fā)高性能 DSP 設(shè)計(jì)。^?^

訪問 AMD GitHub，查看我們的 Versal AI 引擎 GitHub 設(shè)計(jì)教程和 DSP 庫。

從我們的網(wǎng)絡(luò)研討會(huì)系列開始，來自 AMD 的專家將介紹 Versal AI Engine 技術(shù)，并演示如何使用它們來加速各種有價(jià)值的 DSP 算法。本網(wǎng)絡(luò)研討會(huì)系列的主題包括：

• Versal ACAP 和 AI 引擎技術(shù)簡介
• 使用 Versal AI 引擎加速多相通道選擇器設(shè)計(jì)
• 使用 Versal AI 引擎加速 FFT 算法

如需了解 Versal AI 引擎在頭對頭 DSP 基準(zhǔn)測試中與傳統(tǒng) HDL 實(shí)現(xiàn)方案的表現(xiàn)，[請聯(lián)系您的銷售代表進(jìn)行基準(zhǔn)測試設(shè)計(jì)]。

總之，Versal AI 引擎可以通過降低動(dòng)態(tài)功耗和可編程邏輯資源來加速高性能 DSP 應(yīng)用。如果您當(dāng)前的 DSP 應(yīng)用由于資源或功耗限制而遇到潛在的擴(kuò)展問題，那么 Versal AI 引擎是解鎖您當(dāng)前和下一代 DSP 計(jì)算能力的理想解決方案。

1. 基于 AMD 于 2024 年 2 月委托進(jìn)行的第三方基準(zhǔn)測試，在信號(hào)處理應(yīng)用 FIR 實(shí)現(xiàn)中，對帶有 Vitis 的 Vitis 的 AMD Versal 自適應(yīng) SoC 與使用 Vivado 軟件和 Vitis Model Composer Tool 2023.1 版的傳統(tǒng)可編程邏輯進(jìn)行了比較。3 個(gè)設(shè)計(jì)的結(jié)果平均。結(jié)果會(huì)因設(shè)計(jì)規(guī)格而異。（版本 034）
2. 基于 AMD 于 2024 年 2 月委托第三方進(jìn)行的基準(zhǔn)測試，在信號(hào)處理應(yīng)用 FIR 實(shí)現(xiàn)中，在采用 AMD Vitis 的 AMD Versal 自適應(yīng) SoC 上進(jìn)行 AI 設(shè)計(jì)工具，與使用 Vivado 軟件和 Vitis Model Composer 工具（2023.1 版）的傳統(tǒng)可編程軟件實(shí)現(xiàn)。4 個(gè)設(shè)計(jì)的結(jié)果平均。結(jié)果會(huì)因設(shè)計(jì)規(guī)格而異。（版本 035