99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      AMD Vitis Unified Software Platform 2024.2發(fā)布

      XILINX開發(fā)者社區(qū) ? 來源：XILINX開發(fā)者社區(qū) ? 2024-11-27 15:47 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      近日，全新 AMD Vitis Unified Software Platform 2024.2 版本推出。

      系統(tǒng)架構(gòu)師和開發(fā)人員可以借助新版本進一步提升其設(shè)計開發(fā)流程，同時提高整體系統(tǒng)性能。此外，該版本還為使用 AMD Versal AI 引擎開發(fā)高性能 DSP 應(yīng)用改進了設(shè)計環(huán)境。

      版本亮點

      增強了基于 Versal AI 引擎的 DSP 設(shè)計的功能

      使用 Vitis Analyzer 估算延遲和吞吐量

      使用 Vitis Analyzer 標記不可用的 PLIO

      AI 引擎設(shè)計的快速原型設(shè)計

      使用 Vitis Analyzer 報告堆棧和程序內(nèi)存

      適用于 Versal AI 引擎的全新增強型 Vitis 庫函數(shù)

      適用于 AIE 和 AIE-ML 的性能增強型 TDM FIR 濾波函數(shù)

      2D IFFT – 通過AIE + PL 分區(qū)以實現(xiàn)高性能

      增強 Vitis Model Composer 的 AI Engine DSP 設(shè)計功能

      適用于 AIE 和 AIE-ML 的混合基數(shù) FFT 和 TDM FIR

      簡化了從 Vitis Model Composer 導(dǎo)出 Vitis 子系統(tǒng)（AI Engine + PL）的功能

      Vitis IDE（新 GUI）中的新易用功能

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • amd
        amd
        +關(guān)注

        關(guān)注

        25

        文章

        5577

        瀏覽量

        136187
      • AI
        AI
        +關(guān)注

        關(guān)注

        88

        文章

        34868

        瀏覽量

        277621
      • Versal
        +關(guān)注

        關(guān)注

        1

        文章

        169

        瀏覽量

        8072

      原文標題：AMD Vitis? Unified Software Platform 2024.2 現(xiàn)已推出！

      文章出處：【微信號：gh_2d1c7e2d540e，微信公眾號：XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點推薦

        如何在Unified IDE中創(chuàng)建視覺庫HLS組件

        Vivado IP 流程（Vitis Unified），在這篇 AMD Vitis HLS 系列 3 中，我們將介紹如何使用 Unified
        的頭像 發(fā)表于 07-02 10:55 ?269次閱讀
        如何在<b class='flag-5'>Unified</b> IDE中創(chuàng)建視覺庫HLS組件

        全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布

        全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線！此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進后的設(shè)計環(huán)境。
        的頭像 發(fā)表于 06-24 11:44 ?339次閱讀

        使用AMD Vitis Unified IDE創(chuàng)建HLS組件

        這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎(chǔ)上撰寫，但使用的是
        的頭像 發(fā)表于 06-20 10:06 ?879次閱讀
        使用<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b> <b class='flag-5'>Unified</b> IDE創(chuàng)建HLS組件

        如何使用AMD Vitis HLS創(chuàng)建HLS IP

        本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計中使用此
        的頭像 發(fā)表于 06-13 09:50 ?554次閱讀
        如何使用<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

        如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

        本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado 2024.2 為例）。
        的頭像 發(fā)表于 05-19 14:22 ?455次閱讀
        如何使用One Spin檢查<b class='flag-5'>AMD</b> Vivado Design Suite Synth的結(jié)果

        重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.9.0發(fā)布

        重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.9.0發(fā)布
        的頭像 發(fā)表于 05-13 11:29 ?442次閱讀
        重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.9.0<b class='flag-5'>發(fā)布</b>

        先楫半導(dǎo)體HPM_SDK v1.7.0發(fā)布！這些更新你值得關(guān)注！

        先楫半導(dǎo)體HPM_SDK v1.7.0發(fā)布！這些更新你值得關(guān)注！
        的頭像 發(fā)表于 02-08 13:42 ?620次閱讀
        先楫半導(dǎo)體HPM_SDK v1.7.0<b class='flag-5'>發(fā)布</b>！這些更新你值得關(guān)注！

        AMD Versal自適應(yīng)SoC器件Advanced Flow概覽（下）

        在 AMD Vivado Design Suite 2024.2 版本中，Advanced Flow 自動為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請注意，Advanced Flow
        的頭像 發(fā)表于 01-23 09:33 ?666次閱讀
        <b class='flag-5'>AMD</b> Versal自適應(yīng)SoC器件Advanced Flow概覽（下）

        使用AMD Vitis進行嵌入式設(shè)計開發(fā)用戶指南

        由于篇幅有限，本文僅選取部分內(nèi)容進行分享。 Vitis 簡介 AMD Vitis 工具套件包含多種設(shè)計技術(shù)，用于開發(fā)以 AMD 器件（例如，AMD
        的頭像 發(fā)表于 01-08 09:33 ?1380次閱讀
        使用<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b>進行嵌入式設(shè)計開發(fā)用戶指南

        AMD Alveo媒體加速產(chǎn)品組合SDK 1.2.1發(fā)布

        我們很高興地宣布AMD Alveo 媒體加速產(chǎn)品組合（ AMA ）SDK 1.2.1 版本發(fā)布，從而進一步擴展 AMD Alveo MA35D 媒體加速卡功能。
        的頭像 發(fā)表于 12-18 16:01 ?719次閱讀

        全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布

        全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
        的頭像 發(fā)表于 12-11 15:06 ?1019次閱讀

        AMD Vivado Design Suite 2024.2全新推出

        AMD Vivado Design Suite 2024.2 全新推出，使用 AMD Versal Adaptive SoC 進行設(shè)計的重大改進。此版本為 AMD Versal 自適應(yīng)
        的頭像 發(fā)表于 11-22 13:54 ?1017次閱讀

        U50的AMD Vivado Design Tool flow設(shè)置

        AMD Alveo 加速卡使用有兩種流程，AMD Vitis Software Platform flow 和
        的頭像 發(fā)表于 11-13 10:14 ?813次閱讀
        U50的<b class='flag-5'>AMD</b> Vivado Design Tool flow設(shè)置

        AMD的銳龍9000系列處理器將延后至8月發(fā)布

        國際媒體傳來消息，AMD公司已正式向其全球合作伙伴宣布，原計劃于7月31日面世的銳龍9000系列處理器將延后至8月發(fā)布。這一調(diào)整源自于AMD在最終品質(zhì)檢驗階段發(fā)現(xiàn)的首批生產(chǎn)批次未能全面符合其嚴苛的質(zhì)量標準。
        的頭像 發(fā)表于 07-25 14:24 ?1022次閱讀

        HPMicro Arduino支持包v0.1.0發(fā)布，適配功能揭曉！

        HPMicro Arduino支持包v0.1.0發(fā)布，適配功能揭曉！
        的頭像 發(fā)表于 07-11 08:18 ?853次閱讀
        HPMicro Arduino支持包v0.1.0<b class='flag-5'>發(fā)布</b>，適配功能揭曉！