一、引言

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，先進(jìn)封裝作為后摩爾時(shí)代全球集成電路的重要發(fā)展趨勢(shì)，正日益受到廣泛關(guān)注。受益于AI、服務(wù)器、數(shù)據(jù)中心、汽車電子等下游強(qiáng)勁需求，半導(dǎo)體封裝朝著多功能、小型化、便攜式的方向發(fā)展，先進(jìn)封裝市場(chǎng)有望加速滲透。據(jù)Yole的數(shù)據(jù)，全球先進(jìn)封裝市場(chǎng)規(guī)模預(yù)計(jì)將從2023年的378億美元增長(zhǎng)至2029年的695億美元，復(fù)合年增長(zhǎng)率達(dá)到10.7%。

二、封裝技術(shù)迭代

（一）.從傳統(tǒng)封裝到先進(jìn)封裝的跨越

隨著集成電路工藝制程越發(fā)先進(jìn)，對(duì)技術(shù)端和成本端均提出巨大挑戰(zhàn)，封裝行業(yè)實(shí)現(xiàn)了從傳統(tǒng)封裝到先進(jìn)封裝的轉(zhuǎn)變。傳統(tǒng)封裝主要功能為芯片提供機(jī)械保護(hù)、散熱途徑以及確保機(jī)械和電氣連接穩(wěn)定性等。先進(jìn)封裝則采用先進(jìn)設(shè)計(jì)思路和集成工藝，對(duì)芯片進(jìn)行封裝級(jí)重構(gòu)，能有效提升系統(tǒng)高功能密度。它可在不單純依靠芯片制程工藝突破的情況下，通過晶圓級(jí)封裝和系統(tǒng)級(jí)封裝，提高產(chǎn)品集成度和功能多樣化，滿足終端應(yīng)用對(duì)芯片輕薄、低功耗、高性能的需求，同時(shí)大幅降低芯片成本，在高端邏輯芯片、存儲(chǔ)器、射頻芯片、圖像處理芯片、觸控芯片等領(lǐng)域廣泛應(yīng)用。

（二）.先進(jìn)封裝發(fā)展趨勢(shì)與技術(shù)迭代

隨著芯片在算速與算力上需求同步提升，高速信號(hào)傳輸、優(yōu)化散熱性能、實(shí)現(xiàn)更小型化封裝、降低成本、提高可靠性以及實(shí)現(xiàn)芯片堆疊等成為封裝領(lǐng)域新追求。從制造工藝端來看，為持續(xù)提升集成度，先進(jìn)封裝從最初的倒裝封裝(FC)，逐步向晶圓級(jí)封裝(WLP)、2.5D/3D封裝等迭代。

資料來源:《先進(jìn)封裝推動(dòng)半導(dǎo)體產(chǎn)業(yè)新發(fā)展》，《先進(jìn)封裝技術(shù)的發(fā)展與機(jī)遇》，華安證券研究

三、先進(jìn)封裝技術(shù)

傳統(tǒng)封裝首先將晶圓切割成芯片，然后對(duì)芯片進(jìn)行封裝；而晶圓級(jí)封裝則是先在晶圓上進(jìn)行部分或全部封裝，之后再將其切割成單件。

晶圓級(jí)封裝方法能夠進(jìn)一步細(xì)分為以下四種不同類型：其一，晶圓級(jí)芯片封裝（WLCSP），能夠直接在晶圓的頂部形成導(dǎo)線和錫球（Solder Balls），且無需基板。其二，重新分配層（RDL），運(yùn)用晶圓級(jí)工藝對(duì)芯片上的焊盤位置進(jìn)行重新排列，焊盤與外部通過電氣連接的方式相連接。其三，倒片（Flip Chip）封裝，在晶圓上形成焊接凸點(diǎn)，以此來完成封裝工藝。其四，硅通孔（TSV）封裝，借助硅通孔技術(shù)，在堆疊芯片的內(nèi)部實(shí)現(xiàn)內(nèi)部連接。

（一）.晶圓級(jí)封裝（WLP）

晶圓級(jí)封裝（Wafer Level Packaging, WLP）是一種前沿的半導(dǎo)體封裝技術(shù)。與傳統(tǒng)封裝方法不同，WLP在晶圓制造階段即對(duì)芯片進(jìn)行封裝，而非切割成單個(gè)單元后進(jìn)行。這一創(chuàng)新方式使得晶圓上的芯片能夠先進(jìn)行測(cè)試和封裝，隨后再切割成獨(dú)立個(gè)體，從而大幅度提升了生產(chǎn)效率和封裝密度。

晶圓級(jí)封裝（資料來源:屹立芯創(chuàng)）

WLP技術(shù)帶來了諸多優(yōu)勢(shì)。首先，在尺寸和重量方面，由于封裝過程在晶圓級(jí)別進(jìn)行，無需為封裝體預(yù)留額外空間，因此可以顯著減小封裝尺寸和減輕重量。其次，成本效率也是WLP的一大亮點(diǎn)，整個(gè)晶圓能夠同時(shí)進(jìn)行封裝，這種批量處理方式有效降低了生產(chǎn)成本。此外，WLP還能實(shí)現(xiàn)更高的I/O密度和更優(yōu)的電氣性能，因?yàn)镮/O引腳可以直接分布在芯片周圍。同時(shí)，由于封裝材料直接與芯片接觸，有助于熱量的傳導(dǎo)，從而提升了散熱性能。最后，由于減少了焊接接頭的數(shù)量，WLP還顯著提高了產(chǎn)品的可靠性。

然而，WLP技術(shù)也存在一些劣勢(shì)。首先，設(shè)計(jì)復(fù)雜性增加，因?yàn)閃LP要求在晶圓級(jí)別進(jìn)行設(shè)計(jì)和制造，這可能會(huì)提高設(shè)計(jì)的復(fù)雜性和成本。其次，一旦芯片被封裝，如果發(fā)現(xiàn)缺陷，修復(fù)或更換單個(gè)芯片將變得異常困難。最后，WLP需要高精度的制造工藝，對(duì)設(shè)備和技術(shù)的要求較高，這可能限制了部分小規(guī)模制造商的采用。

先進(jìn)的晶圓級(jí)封裝分類

晶圓級(jí)芯片封裝(WLCSP)可分為兩大類型:扇入型WLCSP(Fan-In WaferLevel Chip ScalePackage, Fan-In WLCSP)和扇出型 WLCSP(Fan-Out Wafer Level Chip ScalePackage, Fan-Out WLCSP)。

1.扇入型 (Fan-In) WLCSP (Wafer Level Chip Scale Package)

晶圓級(jí)芯片封裝大多制造過程在晶圓上完成，是晶圓級(jí)封裝典型代表。廣義上，晶圓級(jí)封裝還包括在晶圓上完成部分工藝的封裝，如采用重新分配層、倒片技術(shù)和硅通孔技術(shù)的封裝。扇入型和扇出型 WLCSP 中的 “扇” 指芯片尺寸。扇入型 WLCSP 的封裝布線、絕緣層和錫球在晶圓頂部。扇入型 WLCSP 與傳統(tǒng)封裝相比有優(yōu)缺點(diǎn)。

扇出型封裝（FO）技術(shù)

優(yōu)點(diǎn)：封裝尺寸與芯片尺寸相同，可縮至最?。诲a球直接固定在芯片上，無需基板等媒介，電氣傳輸路徑短，電氣特性好；無需基板和導(dǎo)線等封裝材料，工藝成本低，在裸片數(shù)量多、生產(chǎn)效率高時(shí)可進(jìn)一步節(jié)約成本。

缺點(diǎn)：采用硅芯片作封裝外殼，物理和化學(xué)防護(hù)性能弱，與 PCB 基板熱膨脹系數(shù)差異大，導(dǎo)致錫球承受應(yīng)力大，焊點(diǎn)可靠性弱；存儲(chǔ)器半導(dǎo)體推出同一容量芯片尺寸變化時(shí)，無法用現(xiàn)有基礎(chǔ)設(shè)施進(jìn)行封裝測(cè)試；封裝錫球陳列尺寸大于芯片尺寸或晶圓上芯片數(shù)量少、生產(chǎn)良率低時(shí)，封裝成本高于傳統(tǒng)封裝。

2.扇出型 (Fan-Out) WLCSP

扇出型WLCSP繼承了扇入型的優(yōu)點(diǎn)并改進(jìn)了其缺陷。

扇入型封裝和扇出型封裝(資料來源：SK海力士)

扇入型WLCSP的錫球均位于芯片表面，而扇出型則可延伸至芯片外。扇入型需在封裝后才切割晶圓，故芯片與封裝尺寸需一致，錫球也必須在芯片范圍內(nèi)。扇出型則先切割再封裝，芯片排列在載體上重塑為晶圓，其間填充環(huán)氧樹脂模塑料。之后取出晶圓進(jìn)行級(jí)處理并切割成單元。

扇出型不僅保持扇入型的電氣特性，還解決了其問題，如無法使用現(xiàn)有封裝測(cè)試設(shè)施、錫球陣列過大無法封裝及封裝不良導(dǎo)致的成本增加等。因此，扇出型WLCSP近年來應(yīng)用日益廣泛。

（二）.重新分配層 (ReDistribution Layer, RDL)

RDL技術(shù)是對(duì)晶圓上已有鍵合焊盤進(jìn)行重新布線的工藝，通過增加金屬層來改變焊盤布局。這是一種晶圓級(jí)工藝，專為焊盤重排設(shè)計(jì)，處理后仍需傳統(tǒng)封裝。

客戶若想獨(dú)特排列晶圓焊盤，采用RDL技術(shù)比更改晶圓制造更高效。此外，RDL也適用于中心焊盤芯片的堆疊。

采用RDL技術(shù)的芯片與剖面圖

（三）.倒片封裝 (Flip Chip)

倒片封裝技術(shù)通過將芯片上的凸點(diǎn)翻轉(zhuǎn)并安裝于基板等封裝體上，實(shí)現(xiàn)芯片與板的電氣連接。此技術(shù)已很大程度上取代傳統(tǒng)引線鍵合，原因有二：

引線鍵合對(duì)輸入/輸出（I/O）引腳數(shù)量和位置有限制，而倒片封裝無此限制。

倒片封裝的電信號(hào)傳輸路徑更短。

在引線鍵合中，金屬焊盤一維排列于芯片表面，無法位于邊緣或中心。而倒片封裝中，焊盤可二維排列于芯片一側(cè)，數(shù)量大幅增加。此外，凸點(diǎn)焊盤可布置于芯片頂部任意位置，供電焊盤也可靠近需供電區(qū)域，提升電氣性能。

引線鍵合與倒片鍵合的信號(hào)傳輸路徑對(duì)比

（四）.堆疊封裝 (Stacked Packages)

堆疊封裝技術(shù)能減小產(chǎn)品體積，提升性能，是產(chǎn)品開發(fā)的重要方法。過去，一個(gè)封裝體內(nèi)通常只封裝一個(gè)芯片，但現(xiàn)在可開發(fā)多芯片封裝或大容量存儲(chǔ)器封裝，甚至整合多個(gè)系統(tǒng)組件于單個(gè)封裝體內(nèi)。這些技術(shù)助力半導(dǎo)體公司打造高附加值產(chǎn)品，滿足市場(chǎng)需求。

堆疊封裝技術(shù)主要分為三類：

封裝堆疊：通過垂直堆疊封裝體形成。

芯片疊層封裝（引線鍵合）：使用引線鍵合技術(shù)將不同芯片堆疊在單個(gè)封裝體內(nèi)。

芯片疊層封裝（TSV）：使用硅通孔技術(shù)替代引線鍵合實(shí)現(xiàn)內(nèi)部電氣互連。

2.5D/3D封裝與堆疊封裝緊密相連，均為半導(dǎo)體封裝的關(guān)鍵技術(shù)，旨在提升芯片集成度、性能和體積效率。

堆疊封裝通過垂直堆疊多個(gè)封裝體或芯片來減小體積、提升性能，可采用不同技術(shù)實(shí)現(xiàn)。2.5D封裝利用中介層和TSV等技術(shù)連接多個(gè)芯片，降低成本、提高產(chǎn)量。3D封裝則在芯片內(nèi)部制作TSV，實(shí)現(xiàn)更高集成度，但技術(shù)難度和成本較高。

三者均追求高集成度、性能和體積效率，堆疊封裝包含2.5D和3D封裝。它們?cè)诓煌I(lǐng)域有廣泛應(yīng)用，如高性能計(jì)算、網(wǎng)絡(luò)通信等，且隨著技術(shù)進(jìn)步，將更廣泛地應(yīng)用于電子產(chǎn)品，推動(dòng)半導(dǎo)體產(chǎn)業(yè)發(fā)展。

資料來演：芯觀點(diǎn)

（五）.系統(tǒng)級(jí)封裝（SiP）

系統(tǒng)級(jí)封裝（System in Package, SiP）是一種先進(jìn)的封裝技術(shù)，它通過將多個(gè)功能各異的集成電路（ICs），比如處理器、存儲(chǔ)器、傳感器等，集成在一個(gè)單一的封裝內(nèi)，來構(gòu)建一個(gè)完整的系統(tǒng)解決方案。這種集成不僅限于硬件組件，還可以包括軟件部分以及無源元件，如電阻器和電容器，從而實(shí)現(xiàn)高度的系統(tǒng)整合。

SiP技術(shù)的優(yōu)勢(shì)在于其高集成度，能夠?qū)⒍鄠€(gè)芯片和元件集成在單一封裝內(nèi)，顯著減少最終產(chǎn)品所需的空間。此外，由于元件之間的距離縮短，SiP能夠提升電子設(shè)備的性能，減少信號(hào)傳輸?shù)难舆t。SiP還提供了設(shè)計(jì)靈活性，允許設(shè)計(jì)師在系統(tǒng)級(jí)別上進(jìn)行創(chuàng)新，更容易實(shí)現(xiàn)定制化設(shè)計(jì)。從成本角度來看，SiP通過集成多個(gè)元件減少了組裝成本和材料使用，從而降低了整體成本。同時(shí)，由于減少了外部連接和接口，SiP提高了系統(tǒng)的可靠性和耐用性。

芯粒概念圖

然而，SiP技術(shù)也面臨一些挑戰(zhàn)。其設(shè)計(jì)和開發(fā)過程比傳統(tǒng)封裝更為復(fù)雜，需要跨學(xué)科的專業(yè)知識(shí)。此外，SiP封裝的維修難度較高，一旦封裝出現(xiàn)故障，可能需要更換整個(gè)模塊，增加了維修成本。隨著集成度的提高，散熱成為SiP設(shè)計(jì)中的一個(gè)重要考慮因素。盡管長(zhǎng)期來看SiP可以降低成本，但初期的制造成本可能較高，特別是對(duì)于產(chǎn)量不大的產(chǎn)品。這些挑戰(zhàn)需要通過創(chuàng)新的設(shè)計(jì)和制造技術(shù)來克服，以實(shí)現(xiàn)SiP技術(shù)的全面優(yōu)勢(shì)。

四、先進(jìn)封裝市場(chǎng)格局

全球先進(jìn)封裝參與者眾多，其解決方案涵蓋（超）高密度扇出（有機(jī)中介層）、3D片芯堆疊、2.5D硅中介層、2.5D嵌入式硅橋、3D堆疊存儲(chǔ)器等幾大類。龍頭代工廠及其解決方案包括臺(tái)積電（InFO，集成扇出）、日月光（FOCoS，芯片后裝的基板上扇出芯片）、三星（2.5D RDL（再分布層））、Amkor Technology（S - SWIFT，高密度扇出線）等。

典型工藝布局如下：

2.5D：CoWoS（臺(tái)積電）、EMIB（英特爾）、I - Cube（三星）、XDFOI（長(zhǎng)電科技）等；

3D：SoIC（臺(tái)積電）、Foveros（英特爾）、X - Cube（三星）、3D - eSinC(華天科技）等。

所有高端性能封裝平臺(tái)(Yole對(duì)2.5D和3D的分類)

五、未來發(fā)展趨勢(shì)

在當(dāng)前AI等新興領(lǐng)域帶動(dòng)下，移動(dòng)和消費(fèi)類、電信和基礎(chǔ)設(shè)施以及汽車等終端市場(chǎng)需求強(qiáng)勁增長(zhǎng)，先進(jìn)封裝市場(chǎng)快速增長(zhǎng)，產(chǎn)業(yè)鏈各細(xì)分環(huán)節(jié)都有望迎來國(guó)產(chǎn)替代廣闊機(jī)遇。未來，先進(jìn)封裝可能會(huì)朝著更高集成度、更小尺寸、更高性能以及智能化等方向發(fā)展。例如，可能會(huì)出現(xiàn)將更多種類芯片集成在一個(gè)封裝體內(nèi)的技術(shù)，進(jìn)一步縮小封裝尺寸，采用更先進(jìn)材料和工藝提高性能，以及實(shí)現(xiàn)封裝體的智能化監(jiān)測(cè)和控制等。

六、結(jié)語

先進(jìn)封裝作為半導(dǎo)體產(chǎn)業(yè)的關(guān)鍵環(huán)節(jié)，在滿足終端應(yīng)用需求、推動(dòng)半導(dǎo)體行業(yè)發(fā)展方面具有重要作用。隨著市場(chǎng)需求的增長(zhǎng)和技術(shù)的不斷進(jìn)步，全球先進(jìn)封裝市場(chǎng)規(guī)模將持續(xù)擴(kuò)大，國(guó)內(nèi)企業(yè)在市場(chǎng)格局中也有一定的發(fā)展機(jī)會(huì)，同時(shí)關(guān)鍵設(shè)備的國(guó)產(chǎn)化替代也在逐步推進(jìn)。未來，先進(jìn)封裝技術(shù)將不斷創(chuàng)新和發(fā)展，為半導(dǎo)體產(chǎn)業(yè)帶來更多的可能性。