在電子信息制造業(yè)的快速發(fā)展中，數(shù)字化和智能化已成為推動(dòng)行業(yè)發(fā)展的雙引擎。5G技術(shù)的普及，更是為"電子+"趨勢(shì)提供了強(qiáng)有力的支撐。"電子+"戰(zhàn)略指的是通過(guò)電子和通信技術(shù)的廣泛應(yīng)用，實(shí)現(xiàn)非電子產(chǎn)品的電子化和簡(jiǎn)單電子產(chǎn)品的智能化。5G網(wǎng)絡(luò)的"低延遲、大帶寬、廣連接"特性，為生產(chǎn)設(shè)備、消費(fèi)終端等萬(wàn)物互聯(lián)提供了理想的網(wǎng)絡(luò)環(huán)境，智能汽車(chē)等新興領(lǐng)域的快速發(fā)展便是這一趨勢(shì)的生動(dòng)體現(xiàn)。

1 現(xiàn)代電子裝聯(lián)工藝技術(shù)的概述

電子裝聯(lián)工藝的發(fā)展經(jīng)歷了多個(gè)階段，從電子管時(shí)代到晶體管時(shí)代，再到集成電路時(shí)代、表面安裝時(shí)代，直至今天的微組裝時(shí)代。裝聯(lián)工藝技術(shù)經(jīng)歷了三次重大革命：通孔插裝、表面安裝和微組裝。器件封裝技術(shù)也經(jīng)歷了從QFP、BGA、CSP、DCA到MCM的演變。隨著小型和超小型器件的涌現(xiàn)，高密度組裝技術(shù)的發(fā)展推動(dòng)了相關(guān)工藝和組裝設(shè)備的創(chuàng)新。

現(xiàn)代電子裝聯(lián)工藝主要包括裝聯(lián)前的準(zhǔn)備、PCB組裝和整機(jī)組裝。裝聯(lián)前的準(zhǔn)備包括元器件和PCB的可焊性測(cè)試、元器件引線的預(yù)處理、導(dǎo)線的端頭處理、PCB的復(fù)驗(yàn)和預(yù)處理。PCB組裝通常包括通孔插裝、表面安裝和混合安裝，電氣互連技術(shù)包括手工焊接、波峰焊接、再流焊接、激光焊接、壓接、繞接等，清洗方式也多種多樣。整機(jī)組裝則涉及機(jī)械安裝、電氣互連、電纜組裝件制作、防護(hù)與加固等多個(gè)環(huán)節(jié)。

2 現(xiàn)代電子裝聯(lián)工藝技術(shù)更新現(xiàn)狀

2.1 系統(tǒng)級(jí)封裝技術(shù)-SIP

SIP技術(shù)融合了傳統(tǒng)的SMT組件制程工藝與芯片封裝工藝，其應(yīng)用日益廣泛，尤其在AIoT產(chǎn)品與可穿戴電子產(chǎn)品領(lǐng)域。SIP技術(shù)可以實(shí)現(xiàn)多功能的集中，具有輕便性、超薄性、微小化、高傳輸性等特點(diǎn)。隨著技術(shù)要求與生產(chǎn)工藝難度的提高，整合封裝工藝和組件工藝，增強(qiáng)功能性，面臨著諸多挑戰(zhàn)。

在小型化消費(fèi)電子市場(chǎng)的快速發(fā)展推動(dòng)下，SiP技術(shù)得到了廣泛應(yīng)用。預(yù)計(jì)到2025年，系統(tǒng)級(jí)封裝市場(chǎng)規(guī)模將達(dá)到188億美元，復(fù)合年增長(zhǎng)率為6%。SiP技術(shù)的應(yīng)用主要是將各類(lèi)功能的有源電子元件與可選無(wú)源器件進(jìn)行組裝，形成具有一定功能的單個(gè)標(biāo)準(zhǔn)封裝件，實(shí)現(xiàn)多類(lèi)型功能芯片的集成封裝。

從SiP封裝工藝的運(yùn)用分析，是按照一定的工序，在封裝基班上，進(jìn)行器件的組裝互連，同時(shí)將芯片包封保護(hù)。按照芯片與基板的連接方式，SiP封裝制程可以備劃分為兩類(lèi)，即引線鍵合封裝和倒裝焊兩種。以引線鍵合封裝流程為例，主要流程如下：（1）晶圓研磨。指的是采用機(jī)械或者CMP方式，完成研磨作業(yè)，將圓片處理到一定的薄度適合進(jìn)行封裝作業(yè)。一般來(lái)說(shuō)，主要包括貼膜、背面研磨、去膜三個(gè)環(huán)節(jié)。（2）晶圓切割。根據(jù)工藝流程，需要進(jìn)行貼片，目的是防止芯片在收割時(shí)散落，同時(shí)也是方便后續(xù)芯片切單環(huán)節(jié)拾取芯片。芯片切單也就是芯片切割，可采用刀片切割法和激光切割方法。切割之后，全部的芯片都完全分離，放入到晶圓框架盒內(nèi)，開(kāi)展下道工序。

2.2 高密度先進(jìn)封裝HDAP

高密度先進(jìn)封裝HDAP已成為芯片封裝技術(shù)發(fā)展的熱點(diǎn)。這種技術(shù)采用先進(jìn)的設(shè)計(jì)思路與集成工藝，實(shí)現(xiàn)芯片的封裝級(jí)重構(gòu)，提高功能密度。先進(jìn)封裝技術(shù)包括裝焊、晶圓級(jí)封裝（WLP）、2.5D封裝（RDL）、3D封裝（TSV）等。與傳統(tǒng)封裝工藝不同，先進(jìn)封裝創(chuàng)新了封裝工藝，無(wú)Bonding Wire，且封裝集成度高，體積小，內(nèi)部互聯(lián)短，系統(tǒng)性能得到全面提升。

先進(jìn)封裝的四個(gè)要素為：Bump、RDL、Wafer、TSV。其中，Bump為一種金屬凸點(diǎn)，自從倒裝焊Flip Chip出現(xiàn)就已經(jīng)實(shí)現(xiàn)了廣泛應(yīng)用，主要分為球狀與柱狀或者塊狀。隨著工藝技術(shù)水平的不斷提高，Bump尺寸可以越做越小?；旌湘I合最為突出的特點(diǎn)就是無(wú)凸點(diǎn)的鍵合結(jié)構(gòu)，在實(shí)際應(yīng)用中可以達(dá)到高集成密度的水平。

RDL重布線層，XY平面電氣延伸和互聯(lián)。從實(shí)際應(yīng)用的角度來(lái)說(shuō)，進(jìn)行芯片設(shè)計(jì)與制造，通常來(lái)說(shuō)IO Pad分布在芯片的邊沿或四周?chē)绻荁ond Wire工藝較為方便，但對(duì)于Flip Chip不適合。因此，RDL有了發(fā)揮空間。其在晶元表面沉積金屬層以及介質(zhì)層，并且能夠形成金屬布線，實(shí)現(xiàn)進(jìn)行IO端口的重新布局，布置到占位更加充足的區(qū)域，同時(shí)形成面陣列排布效果。從RDL的具體應(yīng)用分析，在FIWLP中，此技術(shù)為關(guān)鍵技術(shù)之一，能夠?qū)O Pad進(jìn)行扇入Fan-In，或者扇出Fan-Out，能夠形成多種類(lèi)型的晶圓級(jí)封裝。如果是2.5D IC集成中，此技術(shù)的應(yīng)用也比較重要，通過(guò)RDL將網(wǎng)絡(luò)互聯(lián)并且分部到相應(yīng)的位置，最終實(shí)現(xiàn)硅基板上方芯片的Bump與基板下方的Bump的連接。如果是3D IC集成，當(dāng)堆疊上下不是一樣的芯片，利用此技術(shù)重布線層促使上下層芯片的IO對(duì)準(zhǔn)，最終完成電氣互聯(lián)。

Wafer晶圓被認(rèn)為有著廣泛用途的技術(shù)，不僅能作為芯片制造的基底，也能夠在Wafer上制作硅基班實(shí)現(xiàn)2.5D集成。此外，還可以用于WLP晶圓級(jí)封裝，當(dāng)作WLP的承載晶圓。不同于傳統(tǒng)的封裝技術(shù)，WLP在Wafer的基礎(chǔ)上先進(jìn)行封裝，之后切割分片，全面提高了作業(yè)的效率，并且節(jié)約了一定的成本。從Wafer的尺寸變化來(lái)看，由最初的6英寸和8英寸，到當(dāng)前的12英寸，未來(lái)會(huì)發(fā)展到18英寸。

TSV硅通孔的功能為Z軸電器延伸和互聯(lián)。根據(jù)集成類(lèi)型進(jìn)行劃分，主要為2.5D TSV與3D TSV。在一定的時(shí)間背景下，先進(jìn)封裝僅僅是個(gè)概念，隨著技術(shù)的發(fā)展未來(lái)也會(huì)變成“傳統(tǒng)封裝”。根據(jù)四要素內(nèi)在的先進(jìn)性進(jìn)行排序，具體為Bump、RDL、Wafer、TSV。

2.3 先進(jìn)封裝與SiP的對(duì)比

SiP技術(shù)和先進(jìn)封裝技術(shù)都是半導(dǎo)體產(chǎn)業(yè)鏈關(guān)注的焦點(diǎn)。從兩個(gè)技術(shù)的不同點(diǎn)分析，主要如下：（1）關(guān)注點(diǎn)。SiP技術(shù)重點(diǎn)是系統(tǒng)在封裝內(nèi)部的實(shí)現(xiàn)，因此系統(tǒng)為技術(shù)的主要關(guān)注對(duì)象。與Sip系統(tǒng)級(jí)封裝相對(duì)的是單芯片封裝。這里所述的先進(jìn)封裝，更加注重封裝技術(shù)和工藝的先進(jìn)性，與其相對(duì)的是傳統(tǒng)封裝。（2）技術(shù)范疇不同。例如，單芯片的FIWLP、FOWLP以及FOPLP為先進(jìn)封裝，不過(guò)不在SiP范疇內(nèi)；FliP Chip和2.5D integration以及3D integration在HDAP范疇內(nèi)，同時(shí)也可以應(yīng)用在SiP。

這兩項(xiàng)技術(shù)都具有小型化、低功耗、高性能的特點(diǎn)，為電子系統(tǒng)集成提供解決方案。盡管兩項(xiàng)技術(shù)自身不存在瓶頸，但在裸芯片的供應(yīng)鏈和芯片之間的接口標(biāo)準(zhǔn)方面，仍需進(jìn)一步完善。

3 現(xiàn)代電子裝聯(lián)工藝技術(shù)的發(fā)展

3.1 借助自然原理

自然原理在生產(chǎn)過(guò)程中的應(yīng)用是技術(shù)研究的重要內(nèi)容。自然界中的物質(zhì)對(duì)象極為復(fù)雜，它們通過(guò)耦合無(wú)數(shù)相同的元素來(lái)形成自身，如DNA雙螺旋線。這些結(jié)構(gòu)在熱動(dòng)力學(xué)平衡中不依賴(lài)共價(jià)化學(xué)鍵結(jié)合，比較容易被機(jī)械力影響，不過(guò)能夠持續(xù)地修復(fù)，進(jìn)行自我的調(diào)整，同時(shí)也能夠借助每個(gè)顆粒的屬性實(shí)現(xiàn)構(gòu)建，其中涵蓋表面張力與分子之間的耦合力。

從合成技術(shù)的角度來(lái)說(shuō)，自組裝工藝技術(shù)的應(yīng)用，要處于相應(yīng)的條件中實(shí)現(xiàn)控制，進(jìn)而獲得理想的結(jié)構(gòu)或?qū)傩?，比如分子條件和壓力條件等。隨著半導(dǎo)體設(shè)備日益的微小化，帶動(dòng)著現(xiàn)代電子裝聯(lián)工藝技術(shù)研究在這些方面進(jìn)行。

3.2 封裝差距

隨著半導(dǎo)體尺寸的不斷縮小，許多機(jī)械組裝技術(shù)已無(wú)法滿(mǎn)足需求，先進(jìn)封裝技術(shù)的應(yīng)用研究因此受到廣泛關(guān)注。封裝差距指的是微型和中間規(guī)模的組裝封裝差距。按照摩爾定律，那么可能會(huì)遇到組裝問(wèn)題。傳統(tǒng)的電子元器件封裝中，實(shí)現(xiàn)系統(tǒng)級(jí)封裝，有著一定的成本壓力。隨著新封裝技術(shù)的應(yīng)用和發(fā)展，系統(tǒng)級(jí)封裝的水平將得到提高，封裝成本也將降低。

（未完，接下篇）

審核編輯 黃宇