嵌入式視覺人工智能應(yīng)用通過在邊緣實(shí)現(xiàn)高度復(fù)雜的實(shí)時(shí)視頻流處理和決策，正在為各行各業(yè)帶來變革。這些應(yīng)用范圍從自動(dòng)駕駛到智能制造，其中快速分析視覺數(shù)據(jù)至關(guān)重要。這些應(yīng)用要求實(shí)時(shí)處理、低延遲和低功耗，以有效分析和解釋視覺數(shù)據(jù)。

挑戰(zhàn)

要滿足嵌入式人工智能應(yīng)用的嚴(yán)格要求，選擇合適的硬件平臺(tái)至關(guān)重要。這些要求包括在保持低功耗的同時(shí)，以最小的確定性延遲實(shí)現(xiàn)高性能視頻處理。人工智能邊緣應(yīng)用的另一個(gè)要求是與多個(gè)傳感器和其他外圍設(shè)備互聯(lián)。CPU和GPU等傳統(tǒng)處理器往往難以滿足這些要求；CPU專為順序處理而設(shè)計(jì)，無法提供并行化處理器架構(gòu)的處理帶寬；GPU即使基于高度并行化架構(gòu)，也難以實(shí)現(xiàn)高能效和超低確定性延遲；這兩種技術(shù)都無法提供復(fù)雜的傳感器融合功能。ASIC雖然能夠?qū)崿F(xiàn)超低延遲、高能效和傳感器融合能力，但并不適合需要靈活適應(yīng)不斷發(fā)展的人工智能算法的應(yīng)用。

解決方案

瑞蘇盈科FPGA開發(fā)板為應(yīng)對(duì)嵌入式視覺人工智能的挑戰(zhàn)提供了令人信服的解決方案：

并行處理：可同時(shí)處理多個(gè)數(shù)據(jù)流，是實(shí)現(xiàn)高度并行化人工智能模型的完美硬件平臺(tái)。

(超)低延遲：通過在硬件層面對(duì)算法實(shí)施的完全控制，可以實(shí)現(xiàn)超低延遲設(shè)計(jì)，這在需要瞬間決策的應(yīng)用中是一個(gè)關(guān)鍵因素。

電源效率：可定制的邏輯塊和較少的處理開銷可優(yōu)化功耗，使其成為邊緣人工智能和功耗關(guān)鍵型應(yīng)用的理想選擇。

靈活性：可進(jìn)行空中重新編程，以適應(yīng)不斷發(fā)展的人工智能算法，而無需重新設(shè)計(jì)硬件，從而確保了較長的產(chǎn)品生命周期。

傳感器融合：FPGA器件擁有大量不同類型的I/O，支持各種數(shù)據(jù)協(xié)議，能夠直接連接大量傳感器和其他外圍設(shè)備，簡化了系統(tǒng)架構(gòu)，使數(shù)據(jù)協(xié)議適配器、電平轉(zhuǎn)換器等變得過時(shí)。

Mercury+ XU7和Mercury+ ST1

應(yīng)用實(shí)例

瑞蘇盈科設(shè)計(jì)服務(wù)團(tuán)隊(duì)在產(chǎn)品Mercury+ XU7和Mercury+ ST1基板上實(shí)現(xiàn)了視覺人工智能應(yīng)用。Enclustra團(tuán)隊(duì)將兩個(gè)可用的人工智能模型（圖像分類（基于 YoloV3）和序列中的汽車顏色檢測）結(jié)合起來，以實(shí)現(xiàn)最高的算法性能。這些模型是使用AMD Vitis AI工具鏈實(shí)現(xiàn)的，該工具鏈可將AI模型轉(zhuǎn)化為FPGA/SoC結(jié)構(gòu)中的最佳實(shí)施方案，并實(shí)現(xiàn)SoC資源的最佳利用。

Enclustra FPGA/SoC模塊和基板組合

（Mercury+ XU7和Mercury+ ST1）上的視覺人工智能應(yīng)用

FPGA技術(shù)在性能、效率和適應(yīng)性方面的獨(dú)特組合使其成為下一代嵌入式人工智能應(yīng)用的首選硬件。瑞蘇盈科在FPGA技術(shù)和FPGA開發(fā)工具方面擁有豐富的經(jīng)驗(yàn)，能夠?qū)⒆畛醯南敕ㄞD(zhuǎn)化為現(xiàn)實(shí)！

兩個(gè)人工智能模型的序列：

基于YoloV3的圖像分類和汽車顏色檢測

水星Mercury+ XU7亮點(diǎn)

水星Mercury+ XU7核心板

（點(diǎn)擊圖片，了解更多產(chǎn)品詳情）

基于AMD Xilinx's Zynq Ultrascale+ MPSoC XCZU6EG/9EG/15EG

PS端（DDR4 ECC SDRAM）和PL端（DDR4 SDRAM）2個(gè)獨(dú)立的內(nèi)存通道

最高28.8 GByte/sec內(nèi)存帶寬

提供PCIe Gen2 x 4，2 x USB 3.0，2x Gigabit Ethernet

多個(gè)型號(hào)可供選擇，提供工業(yè)級(jí)型號(hào)

采用3個(gè)168-pin Hirose FX10連接器，引出236個(gè)用戶I/O

提供Linux BSP和工具鏈

功能強(qiáng)大、身材小巧的FPGA核心板

水星Mercury+ XU7結(jié)構(gòu)框圖

水星Mercury+ ST1亮點(diǎn)

水星Mercury+ ST1底板

（點(diǎn)擊圖片，了解更多產(chǎn)品詳情）

兼容所有水星Mercury(+)系列FPGA和SoC核心板

適用于從原型到量產(chǎn)

身材緊湊（120 × 100 mm）

為視頻應(yīng)用而設(shè)計(jì)的大量接口

水星Mercury+ ST1結(jié)構(gòu)框圖