99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx DSP slices 實現(xiàn) SDF 流水 FFT Core

C29F_xilinx_inc ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2017-09-19 11:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

背景:

快速傅里葉變換(FFT)在雷達(dá)、通信和電子對抗等領(lǐng)域有廣泛應(yīng)用。近年來隨著現(xiàn)場可編程門陣列(FPGA)的飛速發(fā)展,與DSP技術(shù)相比,由于其并行信號處理結(jié)構(gòu),使得FPGA能夠很好地適用于高速信號處理系統(tǒng),但是,由于Altera等公司研制的FFT IP核,價錢昂貴,不適合大規(guī)模應(yīng)用,在特定領(lǐng)域中,設(shè)計適合于自己領(lǐng)域需要的FFT處理器是較為實際的選擇,下面將關(guān)注一些關(guān)于流水級FFT處理器的一些最新發(fā)展。

SDF FFT Core → FPGA DSP slice:

近期,在IEEE VLSI系統(tǒng)專欄學(xué)報處有一篇12頁的題為“Efficient FPGA Mapping of Pipeline SDF FFT Cores”的新論文即將被發(fā)表(在IEEE Xplore可見)。而在這篇論文中作者就如何將一個SDF(single-path delay feedback單路延遲反饋)FFT核映射到Xilinx的全可編程芯片內(nèi)部的DSP48 slices的可編程邏輯及其他可用的存儲資源上進(jìn)行了深入周密的細(xì)節(jié)性討論。盡管這篇論文主要是針對Virtex-4和Virtex-6系列FPGA進(jìn)行討論的,但是作者也明確指出,由于Xilinx 7系列和UltraScale/UltraScale+ 系列FPGA與Virtex-6使用相同的slice 架構(gòu),所以這種映射其實很容易被推廣的。

在論文中,作者詳細(xì)闡述了Xilinx的產(chǎn)品,主要是從Virtex-4 FPGA開始到Xilinx后來的所有全可編程芯片等多代產(chǎn)品內(nèi)部的DSP48 slices的一個發(fā)展過程:首先,Virtex-4 FPGA系列包含一18X18bit乘法器和48bit累加器的XtremeDSP(DSP48);之后的Virtex-6系列FPGA加入了25x18bit乘法器和48bit累加器的DSP48 slices ;較新的7系列FPGA和Zynq-7000系列SoC則內(nèi)嵌了25x18bit乘法器和48bit累加器的DSP48 slices;而最強(qiáng)的UltraScale/UltraScale+系列FPGA則包括了27x18bit乘法器和48bit加法器的DSP48E2。除此之外,在Xilinx每一代FPGA的DSP48 slices的發(fā)展中都有很多額外的改進(jìn),比如時鐘率具有較穩(wěn)定的提高,也正是這么多代產(chǎn)品的不斷迭代,才使得現(xiàn)在的DSP48E2 功能更加強(qiáng)大。下圖是論文中作者提到的關(guān)于DSP48E2 功能實現(xiàn)的細(xì)節(jié)。

圖1 DSP48E2 功能細(xì)節(jié)

同時,在這片IEEE的論文中還討論了如何將此FFT核蝶形轉(zhuǎn)換到較少的LUT單元中,而如何有效轉(zhuǎn)換關(guān)系到是否可以實現(xiàn)DSP48 preadders的蝶形地址,在實現(xiàn)過程中,通過將有效的數(shù)據(jù)映射和轉(zhuǎn)換因子存儲到BRAM 及分布式存儲資源中,有效地完成 radix-2k算法轉(zhuǎn)換因子的共享,此外采用重新定時和流水的方式來縮短實現(xiàn)時間。

雖然這篇博客展示的任何技術(shù)都是來自于論文中,讀者也可以從IEEE論文網(wǎng)站得到,但是還是會給出論文中的一些結(jié)論(以便可以提起您去檢索并閱讀全文的興趣):“報告的實現(xiàn)結(jié)果表明,相比于之前的有關(guān)實現(xiàn)而言,通過利用Virtex-4和Virtex-6內(nèi)部的DSP48實現(xiàn)一個FFT核,可以使其性能分別提高350%到400%,同時,還可以獲得一個更高的混合時鐘頻率,并且整個實現(xiàn)過程只需要更少的存儲資源。這也正好如以前發(fā)表過的最好的報告結(jié)果一樣,都是使用完全一樣的架構(gòu),使用同Virtex-4完全一樣的算法,也體現(xiàn)出這種轉(zhuǎn)換的優(yōu)勢十分明顯,所以,為提高性能,可以嘗試將架構(gòu)映射到FPGA硬件結(jié)構(gòu)中來實現(xiàn)。

總結(jié):

在目前的市場中,尤其是一些互聯(lián)網(wǎng)公司,都開始利用FPGA做硬件加速的實現(xiàn),不僅是因為FPGA的可用性,更主要的是各大公司都看中了硬件實現(xiàn)軟件算法時對整個算法質(zhì)量的極大提升,這類市場也恰好是我們Xilinx未來競爭的關(guān)鍵點所在。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2185

    瀏覽量

    125369
  • FFT
    FFT
    +關(guān)注

    關(guān)注

    15

    文章

    445

    瀏覽量

    61026

原文標(biāo)題:性能飛升350%~400%!Xilinx DSP slices 實現(xiàn) SDF 流水 FFT Core

文章出處:【微信號:xilinx_inc,微信公眾號:賽靈思】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    STM32多通道FFT運(yùn)算異常的原因?怎么解決?

    CMSIS-DSP使用多次FFT時,是否需特別注意堆?;蚓彺娴姆峙浞绞?? 是否有推薦的多通道FFT結(jié)構(gòu)優(yōu)化方式(如分時處理、DMA雙緩沖配合FFT
    發(fā)表于 06-19 06:27

    泰克示波器TBS2204B的FFT分析功能設(shè)置指南

    在電子測試與信號分析領(lǐng)域,快速傅里葉變換(FFT)是解析信號頻域特性的核心工具。泰克示波器TBS2204B作為一款高性能4通道數(shù)字示波器,其內(nèi)置的FFT分析功能可幫助用戶深入探索信號的頻譜分布、頻率
    的頭像 發(fā)表于 05-16 17:45 ?368次閱讀
    泰克示波器TBS2204B的<b class='flag-5'>FFT</b>分析功能設(shè)置指南

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現(xiàn)高效的移位寄存器(Shift Register)。該 IP 核利用
    的頭像 發(fā)表于 05-14 09:36 ?347次閱讀

    DSP在智能家電領(lǐng)域的應(yīng)用,涵蓋音效處理、語音識別、智能化控制

    結(jié)構(gòu),配備專門的硬件乘法器,廣泛運(yùn)用流水線操作,并提供特殊的?DSP?指令,可快速實現(xiàn)各類數(shù)字信號處理算法。 ? DSP?在?AI?中的應(yīng)用及優(yōu)勢? 盡管?
    的頭像 發(fā)表于 04-14 00:42 ?1657次閱讀

    Vivado Xilinx FFT IP核v9.0使用說明

    一 傅里葉變換FFT 想必大家對傅里葉老人家都不陌生了,網(wǎng)上也有這方面的很多資料。通過FFT將時域信號轉(zhuǎn)換到頻域,從而對一些在時域上難以分析的信號在頻域上進(jìn)行處理。在這里,我們需要注意采樣頻率
    的頭像 發(fā)表于 01-08 11:33 ?1870次閱讀
    Vivado <b class='flag-5'>Xilinx</b> <b class='flag-5'>FFT</b> IP核v9.0使用說明

    EE-267:在SISD和SIMD SHARC處理器上實現(xiàn)就地FFT

    電子發(fā)燒友網(wǎng)站提供《EE-267:在SISD和SIMD SHARC處理器上實現(xiàn)就地FFT.pdf》資料免費(fèi)下載
    發(fā)表于 01-05 09:54 ?0次下載
    EE-267:在SISD和SIMD SHARC處理器上<b class='flag-5'>實現(xiàn)</b>就地<b class='flag-5'>FFT</b>

    dsp28035中用使用cla來進(jìn)行fft要怎么配置?

    dsp28035中用使用cla來進(jìn)行fft,f28035.cmd要怎么配置,假設(shè)是adc采樣進(jìn)來的數(shù)據(jù)要進(jìn)行fft,那還需要怎么其他的配置
    發(fā)表于 12-12 08:27

    Vivado中FFT IP核的使用教程

    本文介紹了Vidado中FFT IP核的使用,具體內(nèi)容為:調(diào)用IP核>>配置界面介紹>>IP核端口介紹>>MATLAB生成測試數(shù)據(jù)>>測試verilogHDL>>TestBench仿真>>結(jié)果驗證>>FFT運(yùn)算。
    的頭像 發(fā)表于 11-06 09:51 ?3858次閱讀
    Vivado中<b class='flag-5'>FFT</b> IP核的使用教程

    speexdsp-1.2rc3源代碼打開相關(guān)工程文件提示No other FFT implemented,怎么處理?

    RT,自己下了個speexdsp-1.2rc3源代碼,里面有TI C55系列DSP的例程 但是打開相關(guān)工程文件 提示No other FFT implemented,實在不知道怎么搞了。
    發(fā)表于 10-25 08:16

    DSP實現(xiàn)DDR2 PCB布局布線

    電子發(fā)燒友網(wǎng)站提供《在DSP實現(xiàn)DDR2 PCB布局布線.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:16 ?3次下載
    在<b class='flag-5'>DSP</b>上<b class='flag-5'>實現(xiàn)</b>DDR2 PCB布局布線

    TMS320VC5505、TMS320C5505和TMS320C5515 DSP上的FFT實現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《TMS320VC5505、TMS320C5505和TMS320C5515 DSP上的FFT實現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 10-12 09:21 ?0次下載
    TMS320VC5505、TMS320C5505和TMS320C5515 <b class='flag-5'>DSP</b>上的<b class='flag-5'>FFT</b><b class='flag-5'>實現(xiàn)</b>

    DSP控制器的主要優(yōu)勢是什么?

    DSP控制器的主要優(yōu)勢: 高速處理能力 : DSP(數(shù)字信號處理器)專為快速數(shù)學(xué)運(yùn)算設(shè)計,如乘法和加法,這對于信號處理至關(guān)重要。 它們通常具有流水線結(jié)構(gòu),可以同時執(zhí)行多個操作。 并行處理能力
    的頭像 發(fā)表于 09-24 16:21 ?1624次閱讀

    使用DSPLIB FFT實現(xiàn)實現(xiàn)實際輸入,無需數(shù)據(jù)縮放

    電子發(fā)燒友網(wǎng)站提供《使用DSPLIB FFT實現(xiàn)實現(xiàn)實際輸入,無需數(shù)據(jù)縮放.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 11:27 ?0次下載
    使用DSPLIB <b class='flag-5'>FFT</b><b class='flag-5'>實現(xiàn)實現(xiàn)</b>實際輸入,無需數(shù)據(jù)縮放

    行云流水線 滿足你對工作流編排的一切幻想~skr

    流水線模型 眾所周知,DevOps流水線(DevOps pipeline)的本質(zhì)是實現(xiàn)自動化工作流程,用于支持軟件開發(fā)、測試和部署的連續(xù)集成、交付和部署(CI/CD)實踐。它是DevOps方法論
    的頭像 發(fā)表于 08-05 13:42 ?549次閱讀

    LWIP多線程強(qiáng)烈建議開啟LWIP_ASSERT_CORE_LOCKED宏,這個在RTT里面要怎么實現(xiàn)?

    LWIP多線程強(qiáng)烈建議開啟LWIP_ASSERT_CORE_LOCKED宏,這個在RTT里面要怎么實現(xiàn),之前參考網(wǎng)上代碼,這樣寫,壓力測試下有概率斷言失敗 extern sys_mutex_t
    發(fā)表于 07-25 06:27