電子發(fā)燒友網(wǎng)報道（文/周凱揚）隨著不少云服務廠商和互聯(lián)網(wǎng)廠商紛紛加入到自研芯片的行業(yè)中來，除了具備先進工藝的晶圓代工廠外，提供設計解決方案的公司從中獲得了不少利潤。近期JP摩根發(fā)布了一份AI自研芯片以及網(wǎng)絡連接方案供應商的表格，其中點明了在這個AI至上的時代，有哪些廠商從中受益，獲取了更多的Design Win。

AI ASIC供應，博通和Marvell

在幾十年的設計經(jīng)驗、先進技術和靈活的商業(yè)模式下，Marvell專門針對AI、云端數(shù)據(jù)中心和OEM客戶特殊自研ASIC設計需求進行了優(yōu)化。如今他們提供的IP方案包括112G的XSR SerDes、延長SerDes、PCIe 6.0/CXL 3.0 SerDes、240Tbps的并行D2D互聯(lián)，以及最新的Arm SoC處理器設計和先進的多芯片封裝。

在自研ASIC上，Marvell已經(jīng)支持14nm、7nm、5nm工藝，以及目前最先進的臺積電3nm工藝。Marvell的3nm ASIC方案不僅提供了功耗和面積上的擴展，同時還為Marvell的SoC和網(wǎng)絡IP帶去了額外的性能加強。當下臺積電的3nm可以說是自研芯片PPA的巔峰，所以在亞馬遜的第二代以及后續(xù)的AI ASIC處理器、微軟的Maia第二代AI處理上，都用到了Marvell提供的3nm方案。

此前主要為有線通信市場提供定制ASIC方案的博通，也已經(jīng)在AI時代完成了技術積累，也因此同樣收獲了不少大廠的青睞，其IP為構建新一代的XPU提供了從網(wǎng)絡、封裝、互聯(lián)到計算的全套解決方案，同樣可為客戶提供最高3nm工藝的解決方案，

此前已經(jīng)爆出博通從谷歌的TPU v1開始，就在持續(xù)為其提供ASIC設計服務，如今到了第六代TPU Trillium乃至之后的v7，也離不開博通的設計支持。此外，Meta也是博通的主要客戶之一，其MTIA處理器v1、V2皆由博通參與設計，包括后續(xù)的迭代產(chǎn)品也是如此。在博通的XPU路線圖中也提到了新增的第三大客戶，據(jù)JP摩根推斷，這是字節(jié)跳動的AI視頻/AI網(wǎng)絡芯片。

AI網(wǎng)絡與連接方案

在網(wǎng)絡芯片上，尤其是以太網(wǎng)交換芯片上，大廠們的選擇同樣是在Marvell和博通兩家之間選擇，Marvell的Teralynx和博通的Tomahawk，均為數(shù)據(jù)中心提供了高效可擴展的以太網(wǎng)交換方案，目前兩家的最高網(wǎng)絡速度都可以達到單芯片51.2Tb/s。除了英偉達系的AI計算節(jié)點擁有自己的方案外，諸如谷歌、Meta和微軟等都在使用博通和Marvell的以太網(wǎng)交換方案。

為了保證通用連接性，絕大多數(shù)廠商的自研芯片都選擇了支持PCIe這一行業(yè)標準，尤其是對最新PCie 6.0的支持。而在PCIe交換和信號完整度解決方案上，博通和Astera可以說是獨占鰲頭了。無論是英偉達、谷歌、Meta、亞馬遜還是微軟，其PCIe 5.0/6.0交換芯片都采用了博通的ExpressFabric平臺，PCIe 5.0/6.0 Retimer芯片都采用了Astera Labs的Aries系列產(chǎn)品。

寫在最后

與傳統(tǒng)的設計服務不同，大廠們?nèi)缃駬碛旋嫶蟮腁I芯片需求，這也是為何博通和Marvell的AI芯片設計相關業(yè)務營收持續(xù)增長的原因。對于大廠來說，短期內(nèi)組建龐大的芯片設計團隊并不現(xiàn)實，也缺乏可靠IP的積累，依賴第三方的設計服務，加快產(chǎn)品上市時間才是最有效的競爭路線。