電子發(fā)燒友網(wǎng)報道（文/李寧遠）LDO是使用很廣泛的基礎(chǔ)模擬類電源，輸出噪聲小、電路簡單，用于調(diào)節(jié)和控制從較高輸入電壓電源中輸出的較低電壓，在很多電路中都可以找到它的身影。

LDO穩(wěn)壓器為很多應用提供了一種簡單而又經(jīng)濟的方法來實現(xiàn)將較高的輸入電壓轉(zhuǎn)換為穩(wěn)定的輸出電壓。雖然很多時候這種器件都被認為是很簡單的一類器件，但其實它的技術(shù)特性也相當值得研究。

低噪LDO為敏感模擬電路賦能

LDO低壓差線性穩(wěn)壓器的使用非常簡單，需要外接的元件不多，只需在外圍配幾顆旁路電容就能構(gòu)建出低噪聲電源為敏感電路供電。模擬電路很多比較敏感，為了保證電源的純凈，LDO的應用非常關(guān)鍵。

這類應用，和LDO的PSRR、總輸出噪聲指標息息相關(guān)。PSRR，紋波抑制比，代表了LDO在某個頻率下從輸入到輸出的衰減程度，PSRR和輸入電壓紋波以及輸出電壓紋波相關(guān)，衰減越高，PSRR值越高。

在一些寬帶寬應用下，具有高PSRR的LDO能夠濾除上游DCDC轉(zhuǎn)換器產(chǎn)生的開關(guān)噪聲。低噪聲的輸出能盡可能降低低頻噪聲，從而維持敏感模擬電路的信號完整性，意義重大。較低的輸出電流會降低壓差，從而有助于提高PSRR。

更改輸出電容器也會對PSRR產(chǎn)生影響，通過調(diào)整輸入電壓和輸出電壓之間的壓差和輸出電容，可以提高特定應用的PSRR。更改輸出電容在低頻時幾乎不會影響PSRR，但在高頻時對PSRR影響很大。而更改降噪電容在高頻時不會影響PSRR，但在低頻時會影響很大。

PSRR，標注的LDO抑制來自輸入的外部噪聲能力，在LDO里，噪聲還可能來自內(nèi)部。內(nèi)部噪聲可能來自電路的帶隙基準源、放大器以及晶體管。

為了抑制內(nèi)部噪聲，可以選擇降低誤差放大器的帶寬，這樣可以有效地降低帶隙基準源的高頻噪聲，但是會一定程度上降低LDO的動態(tài)性能，需要看應用來權(quán)衡?；蛘呒拥屯V波，加前饋電容，也是一種辦法。

在敏感的模擬電路中，往往都會需要稍微犧牲效率來保證電源的純凈。不過LDO也能把效率做高，壓差足夠小的情況下，LDO效率其實并不低。

LDO降低功耗匹配數(shù)字負載

用于模擬和射頻負載的LDO更看重低噪聲和高電源抑制能力，而LDO用于數(shù)字負載則更看重功耗，對噪聲的要求稍微不那么嚴格。低功耗的同時為了響應軟件導致的負載變化而發(fā)生的時鐘頻率變化，LDO相應的負載調(diào)整能力要求也更嚴格。


降低器件的靜態(tài)電流是現(xiàn)在各種電源芯片都重點關(guān)注的降功耗的環(huán)節(jié)，但降低靜態(tài)電流的前提是，不會降低整體設(shè)備的系統(tǒng)性能，LDO同時能提供低的待機功耗和出色的負載瞬態(tài)響應，從能讓終端設(shè)備就能在維持主要性能的同時最大限度延長電池運行時間。

LDO總的耗散功率等于輸入電壓減去輸出電壓再乘以輸出電流，再加上輸入電壓乘以靜態(tài)電流。設(shè)備正常使用時，靜態(tài)電流上的功率耗散不多，但其實靜態(tài)電流在功率耗散上的占比比想象中的多很多，因為電子設(shè)備大多數(shù)時候處于待機狀態(tài)。

降低靜態(tài)電流時也需要考慮瞬態(tài)響應性能，更低靜態(tài)電流的LDO響應時間肯定會受到影響，來自負載和電壓瞬變的干擾會大一些。所以降低靜態(tài)電流的同時內(nèi)部設(shè)計保證瞬態(tài)負載響應能力也很重要。

輸出電容會影響到對負載電流變化的響應，這也是為何有些直流偏置特性不佳的電容不適合與LDO一起使用。

小結(jié)

LDO雖然簡單，但它的特性鮮明，應用范圍廣。在半導體技術(shù)不斷推陳出新的今天，LDO和其他半導體器件一樣也在不斷演進，用更多特性和更好性能不斷為電路設(shè)計賦能。