在數(shù)字化時代，半導(dǎo)體技術(shù)的進(jìn)步是推動產(chǎn)業(yè)發(fā)展的重要驅(qū)動力。

終端用戶對芯片的需求越來越多樣化，其為滿足這些獨(dú)特的需求，定制芯片逐漸成為趨勢。

縱觀全局的同時，我們也需“追根究底”，終端用戶對芯片需求多樣化體現(xiàn)在哪？

應(yīng)用場景的多樣化：以往，芯片主要應(yīng)用于電腦、手機(jī)等消費(fèi)電子產(chǎn)品，但現(xiàn)在，芯片的應(yīng)用范圍已經(jīng)擴(kuò)大到商業(yè)顯示、工業(yè)、汽車、醫(yī)療、教育等各個領(lǐng)域；不同的應(yīng)用領(lǐng)域?qū)π酒兄煌男枨?，這就需要芯片具有更高的適應(yīng)性和靈活性。

性能需求的多樣化：消費(fèi)者對設(shè)備性能的要求越來越高，市面上對芯片的性能需求也變得更為多樣化；比如，一些用戶需要芯片具有強(qiáng)大的計(jì)算能力，以支持復(fù)雜的數(shù)據(jù)分析和圖像處理，另一些用戶則更看重芯片的低功耗設(shè)計(jì)，以保證設(shè)備的續(xù)航能力。

安全性的需求：網(wǎng)絡(luò)安全問題的日益嚴(yán)重，用戶對芯片安全性的需求也越來越高；且希望芯片能夠具備強(qiáng)大的安全防護(hù)能力，保護(hù)設(shè)備免受黑客攻擊和病毒感染。

小型化和集成化的需求：在許多應(yīng)用中，尤其是可穿戴設(shè)備和物聯(lián)網(wǎng)設(shè)備等新興領(lǐng)域，用戶對芯片的小型化和集成化需求強(qiáng)烈；其希望芯片在保持高性能的同時，能夠占用更小的空間，消耗更少的能源。

值得注意的是，Chiplet用戶應(yīng)用端則為這一趨勢提供了強(qiáng)有力的支持：

同時，終端用戶根據(jù)需求定制芯片，從而大大提高應(yīng)用性能，且確保供應(yīng)鏈安全與可靠性，推動技術(shù)創(chuàng)新，并順應(yīng)垂直整合的趨勢。

那么，目前傳統(tǒng)芯片設(shè)計(jì)方法往往無法滿足終端用戶的多樣化需求。

在此背景下，Chiplet因需更多異構(gòu)芯片和各類總線的加入，將會使得整個芯片的設(shè)計(jì)過程變得更加復(fù)雜。

相關(guān)半導(dǎo)體行業(yè)從業(yè)者就指出：在一個封裝只有幾百個I/O的時代，封裝設(shè)計(jì)者還有可能用試算表(Spreadsheet)來規(guī)劃I/O，但在動輒數(shù)千甚至上萬個I/O互連的先進(jìn)封裝設(shè)計(jì)中，這種方法不僅太耗時，且出錯的機(jī)率很高。

基于資料庫的互連設(shè)計(jì)，還有設(shè)計(jì)規(guī)則檢查(DRC)，都將成為先進(jìn)封裝設(shè)計(jì)的標(biāo)準(zhǔn)工具。

此外，以往封裝業(yè)界習(xí)慣使用的Gerber檔格式，在先進(jìn)封裝時代或許將改成GDSII檔格式；整體來說，封裝業(yè)界所使用的工具，都會變得越來越像Fab跟IC設(shè)計(jì)者所使用的工具。

因此，在芯片的設(shè)計(jì)流程之前，應(yīng)將SoC分解為Chiplet，設(shè)計(jì)人員需更密切地協(xié)作，并使用相關(guān)的EDA工具。

圖片來源：奇普樂

首先，需要更新RDL Netlist和線路布局（Place & Route）的工具，為了應(yīng)對多晶片所帶來的挑戰(zhàn)，設(shè)計(jì)人員還需要應(yīng)用更多的設(shè)計(jì)模擬工具，以解決電源一致性（PI）、訊號一致性（SI）、電磁相容（EMC）以及散熱（Thermal）等問題。

其次，使用EDA工具可以確保Chiplet之間的互連和通信更加準(zhǔn)確和高效，這些工具能夠?qū)υO(shè)計(jì)進(jìn)行仿真和驗(yàn)證，確保設(shè)計(jì)的正確性和性能。

然而，隨著芯片集成度的提高，散熱成為一個重要問題；EDA工具可以對Chiplet的熱性能進(jìn)行模擬和分析，幫助設(shè)計(jì)團(tuán)隊(duì)優(yōu)化散熱設(shè)計(jì)，確保芯片在工作中的穩(wěn)定性。

特別是，由于整個行業(yè)都在積極探索Chiplet設(shè)計(jì)的最佳實(shí)踐和解決方案，奇普樂以應(yīng)對這些挑戰(zhàn)并推動Chiplet設(shè)計(jì)的應(yīng)用。

奇普樂Chiplet技術(shù)應(yīng)運(yùn)而生，其為終端用戶自定義設(shè)計(jì)芯片開辟了新的道路，同時，也提供了更高的性能和更低的功耗。

目前Chiplet可以并行設(shè)計(jì)和生產(chǎn)，這使得芯片的開發(fā)周期大大縮短，進(jìn)一步加速了產(chǎn)品的生產(chǎn)時間。

通過奇普樂自研的Chipuller 1.0平臺應(yīng)用端，終端用戶可以體驗(yàn)一個簡單而高效的定制流程。

圖片來源：奇普樂

除此之外，奇普樂所掌握的Chiplet技術(shù)結(jié)合了芯片堆疊、SASiRogo（硅上互聯(lián)系統(tǒng)）中電源管理和外設(shè)IP的集成，并提供了比傳統(tǒng)PCB更小、比ASIC更靈活的單芯片解決方案。

與此同時，奇普樂也看到了Chiplet技術(shù)在推動產(chǎn)業(yè)協(xié)作和創(chuàng)新方面的巨大潛力。

尤其，通過構(gòu)建開放的Chiplet技術(shù)生態(tài)，我們期望與眾多合作伙伴共同推動這一技術(shù)的發(fā)展，創(chuàng)造出更多前所未有的應(yīng)用場景和商業(yè)價值。

圖片來源：奇普樂

當(dāng)然，我們深知在迎接這一技術(shù)革新的過程中，也會面臨諸多挑戰(zhàn)；但正如一句古話所說：“風(fēng)物長宜放眼量”。