在運(yùn)放的參數(shù)列表中都會(huì)有一個(gè)Ib( Input basic current=輸入偏置電電流) 和Ib_os ( input basic offset current =輸入失調(diào)電流)的參數(shù)。這兩個(gè)參數(shù)在實(shí)際設(shè)計(jì)電路時(shí)會(huì)產(chǎn)生什么影響？如何在實(shí)際應(yīng)用中將影響調(diào)試到最小是工程師（或使用者）最關(guān)心的問(wèn)題。在本篇文章中重點(diǎn)介紹了運(yùn)放的這兩個(gè)參數(shù)定義及其影響以及需要注意的要點(diǎn)。認(rèn)真閱讀本文，快速帶你了解輸入偏置電流參數(shù)。

一、輸入偏置電流及輸入失調(diào)電流定義

輸入偏置電流Ib是從運(yùn)放的輸入管腳上流入的電流，這個(gè)電流可以等效為運(yùn)放的每個(gè)輸入管腳連接的電流源模型 ，如下圖所示的Ib+與Ib-。理想情況下Ib+與Ib-應(yīng)該是完全相等的，那么此時(shí)它們帶來(lái)的影響可以相互抵消，但是實(shí)際中兩個(gè)參數(shù)很難完全相等，那么 這兩個(gè)管腳輸入偏置電流的差異就被定義為了輸入失調(diào)電流Ib_os(input basic offset current) ，如果Ib_os的電流足夠小，則 可以通過(guò)匹配每個(gè)輸入管腳上的阻抗，以此來(lái)抵消輸入失調(diào)電流帶來(lái)的偏置（后面3.2節(jié)講解）。 由于輸入失調(diào)電流是由輸入偏置電流IB引申出來(lái)的后面重點(diǎn)講解輸入偏置電流Ib。

輸入失調(diào)電流的計(jì)算公式為：

Ib_os=IB_P-IB_N

二、不同類型運(yùn)放的輸入偏置電流Ib來(lái)源及范圍

2.1 簡(jiǎn)單雙極性晶體管運(yùn)放類型

晶體管運(yùn)放的輸入電流是由于內(nèi)部三極管存在基集電流，如下圖所示。Q1與Q2的Ib電流就是外部輸入管腳上的輸入偏置電流IB。三極管運(yùn)放的典型輸入電流都是大于MOSFET和JFET類型的運(yùn)放。

請(qǐng)看LM741C數(shù)據(jù)手冊(cè)上的典型參數(shù)，它的輸入偏置電流最大值是500nA，輸入偏置電流的最大值是200nA。其典型值都是nA級(jí)別的。

2.2 帶IB抵消技術(shù)的雙極性晶體管運(yùn)放類型

一些高精度的三極管型運(yùn)放內(nèi)部采用了一種被稱為基集電流抵消的技術(shù)，以此來(lái)最小化輸入偏置電流。由于這是內(nèi)部集成電路，所以無(wú)需外圍器件?；娏鞯窒夹g(shù)是通過(guò)檢測(cè)輸入偏置電流并求和后，通過(guò)內(nèi)部相等的相反電流去抵消輸入偏置電流（輸入偏置電流是鏡像而且求和后反饋到輸入，以此來(lái)抵消輸入偏置電流），如下圖所示。這個(gè)電路可以有效的降低輸入電流Ib。這樣就有效的將輸入偏置電流從幾百nA降低到幾個(gè)nA，同時(shí)具有像三極管運(yùn)放一樣的特性。

需要注意的是，當(dāng)存在 這個(gè)電路后Ib是可以雙向流動(dòng)（可以是輸入也可以是輸出） ，并不是向前面那樣只能從輸入管腳向運(yùn)放內(nèi)部流動(dòng)。所以這樣Ib與Ib_os幾乎是一樣的。

以O(shè)PA277數(shù)據(jù)手冊(cè)的參數(shù)為例，它的輸入偏置電流的最大值是±1nA。相較于前一個(gè)的LM741C的數(shù)據(jù)手冊(cè)，因?yàn)樗幕娏骶褪禽斎氲絻?nèi)部三極管的Ib電流，所以它只有一個(gè)方向，而這個(gè)則是雙向的。

由于基集電流抵消技術(shù)不能知道其輸入管腳上的輸入電流的正負(fù)極性，所以它是不完美的。

2.3 CMOS類型運(yùn)放

CMOS類型運(yùn)放的基集電流主要是由于輸入管腳上ESD保護(hù)二極管的漏電流造成的。如下圖所示。需要注意的是每個(gè)輸入都有兩個(gè)二極管，兩個(gè)管子都是存在漏電流的，所以它是雙向的。

盡管內(nèi)部的Q1和Q2的G極也存在漏電流，但是這個(gè)漏電流是及其小的，遠(yuǎn)低于ESD保護(hù)二極管的漏電流，所以G極的漏電流對(duì)于基集電流沒(méi)有什么影響。請(qǐng)參考OPA369的數(shù)據(jù)手冊(cè)上的IB的最大值是50pA。

2.4 不同芯片類型的技術(shù)造成的基集電流的差異及范圍

以下全部是TI的的數(shù)據(jù)手冊(cè)內(nèi)容，它們的基集電流從fA的CMOS技術(shù)運(yùn)放到幾百nA的高速晶體管運(yùn)放。

需要注意的是晶體管運(yùn)放總是大于CMOS型運(yùn)放，而且具有內(nèi)部基極抵消電路的晶體管運(yùn)放比沒(méi)有此電路的晶體管運(yùn)放的基極電流要低。

2.5 CMOS型運(yùn)放與帶IB抵消技術(shù)的雙極性晶體管運(yùn)放溫度特性對(duì)比

由于CMOS運(yùn)放內(nèi)部是二極管，而二極管的溫漂非常嚴(yán)重，所以從25°C開始沒(méi)有上升10°C內(nèi)部的基集電流就會(huì)漲一倍，請(qǐng)注意這個(gè)貌似看上去線性增加的，但是實(shí)際上是以對(duì)數(shù)形式在增加。它受溫度影響比較嚴(yán)重。

而內(nèi)部帶基集電流抵消電路的運(yùn)放就相對(duì)較穩(wěn)定了，它直到75°C以上才開始增大。需要注意的是它的縱坐標(biāo)是線性的。

但是不論怎么樣最終CMOS的電流還是遠(yuǎn)低于內(nèi)部帶有抵消基集電流電路的運(yùn)放 。

三、輸出偏置電流IB對(duì)輸出電壓的影響計(jì)算

輸入偏置電流對(duì)于輸出電壓的影響與輸入偏置電壓的影響幾乎一樣，計(jì)算方法也幾乎相同。

首先我們將輸入偏置電流等效為運(yùn)放每個(gè)輸入管腳上的電流源模型。請(qǐng)注意當(dāng)同相輸入管腳上沒(méi)有阻抗時(shí)，此時(shí)的輸入失調(diào)電流不會(huì)引入任何的誤差。反之當(dāng)同相輸入管腳存在阻抗時(shí)，則會(huì)產(chǎn)生誤差電壓。后面會(huì)分類討論。

3.1 運(yùn)放同相輸入阻抗為0的誤差分析

分析的原理圖及步驟如下：

基于節(jié)點(diǎn)分析法，我們可知輸出電壓Vout是由兩部分正常，其一是由輸入偏置電流IB引起的輸出電壓等于IB*RF=19.8mV（約等于20mV），其二是正常因?yàn)檩斎腚妷篤in造成的Vout=（1+RF/R1）*Vin。所以輸出的誤差電壓完全是由于反向輸入偏置電流IB流經(jīng)RF電阻產(chǎn)生的。同時(shí)這里也說(shuō)明了當(dāng)Vin+的輸入阻抗為0ohm時(shí)，此時(shí)的誤差與輸入失調(diào)電流IB_os無(wú)關(guān)。輸入失調(diào)電流不會(huì)引入誤差。

分別計(jì)算兩部分的電壓為，由于IB*RF造成的Vout=19.8mV，而輸入電壓引起的Vout=100mV，所以最終的Vout=119.8mV。由于IB造成的誤差是19.8%。我們可以類推其他運(yùn)放電路的計(jì)算公式，只需要將工作溫度下或者極限輸入偏置電流輸入帶入就可以知道在不同輸入電壓下的誤差了。僅從本例來(lái)講當(dāng)前電路對(duì)于小信號(hào)放大影響很大。

3.2 運(yùn)放同相輸入阻抗為R2的誤差分析

分析的原理圖及步驟如下：

將Vin_P帶入Vo后可得下式：

從上面可知因?yàn)檩斎腚娏鳟a(chǎn)生的誤差為：

有上面可知增加R2減小了因輸入偏置電流造成的誤差，3.1章節(jié)中分析的誤差是19.8mV。同樣令上式中誤差為0，則可以求出最好的匹配電阻：

而上式中IB_os= IB_P-IB_N， 通過(guò)這里可知當(dāng)IB_P與IB_N的符號(hào)相同時(shí)Vin+存在輸入阻抗后因?yàn)橐肓溯斎胧д{(diào)電流IB_os的誤差抵消掉輸入偏置電流IB引入的誤差。但是當(dāng)IB_P與IB_N的符號(hào)相反時(shí)會(huì)進(jìn)一步增加輸出的誤差 。

四、結(jié)論

在實(shí)際評(píng)估和使用過(guò)程中需要注意以下幾點(diǎn)：

1、不同型號(hào)的運(yùn)放其輸入偏置電流IB和輸入失調(diào)電流IB_os,差異很大，需要去數(shù)據(jù)手冊(cè)獲取，總體上來(lái)講這兩個(gè)參數(shù)越小越好。

2、當(dāng)同相輸入管腳上沒(méi)有阻抗時(shí)，此時(shí)的輸入失調(diào)電流不會(huì)引入任何的誤差。反之當(dāng)同相輸入管腳存在阻抗時(shí)，則會(huì)產(chǎn)生誤差電壓。

3、針對(duì)于不同的放大電路需要去推其計(jì)算公式才能評(píng)估輸入偏置電流IB和輸入失調(diào)電流IB_os的其影響大小。進(jìn)一步才能知道因?yàn)橥噍斎腚娮枰氲恼`差是否會(huì)將輸出調(diào)零，例如本文中就是產(chǎn)生了有利的匹配將輸出誤差降低了。

4、雖然溫度對(duì)輸入偏置電流IB和輸入失調(diào)電流IB_os有影響，但是主體還是靠不同芯片的技術(shù)造成的差異。