基于芯動神州ADSD1299設計的可穿戴式腦電采集前端，具有采集精度高、體積小、功耗低、抗干擾性強等特點。采用ADSD1299內部集成的可編程放大器（PGA）實現(xiàn)微弱信號的放大。為了消除干擾,使用限幅濾波預處理電路和ADSD1299內部集成的偏置驅動放大器。實驗測試表明，該腦電采集前端設計能較好地把微弱的腦電信號提取出來，并且具有較好的抗干擾能力和實用價值。

腦電圖（EEG）是由大腦神經元活動產生的電位合成，它包含了豐富的大腦活動信息。腦電圖在腦部疾病的醫(yī)學診斷、功能恢復、疲勞駕駛的腦電活動監(jiān)測、腦-機接口（BCI）以及其他腦科學研究中都有廣泛應用。對于腦電信號的研究離不開腦電信號的采集，而腦電信號的采集則依賴于腦電采集系統(tǒng)。傳統(tǒng)的腦電采集系統(tǒng)雖然能夠在采集精度上滿足醫(yī)療和研究的需求，但其體積大、操作復雜、功耗高等缺點限制了其應用范圍。因此，設計出一種體積小、功耗低、操作方便的腦電信號采集系統(tǒng)具有重大的實際意義和應用價值。由于腦電信號極其微弱，加上人體阻抗的特性、外部和內部的干擾等因素，傳統(tǒng)的腦電采集系統(tǒng)需要通過復雜的放大濾波電路設計來滿足腦電信號采集的需求。然而，這樣的設計會導致電路板體積過大、功耗高，不利于實現(xiàn)采集系統(tǒng)的便攜化。

芯動神州推出的專門用于腦電信號采集的模數(shù)轉換芯片ADSD1299，以高精度、便攜式、低功耗的腦電采集系統(tǒng)研制為背景，采用該款芯片作為核心器件設計出可穿戴式腦電信號采集系統(tǒng)前端。

可穿戴式腦電采集系統(tǒng)設計方案

圖1 穿戴式腦電采集系統(tǒng)框圖

可穿戴式腦電信號采集設備由若干部分組成，包括腦電導聯(lián)接口、ADSD1299集成模擬采集前端、核心板控制模塊、BLE藍牙模塊、電源模塊和上位機部分組成，如圖1所示。

該系統(tǒng)是一個低功耗的嵌入式處理系統(tǒng)，核心板控制模塊通過低功耗藍牙BLE模塊與上位機進行通信，根據上位機的指令控制ADSD1299進行腦電信號的模數(shù)轉換，并將轉換后的腦電信號數(shù)據通過藍牙發(fā)送到上位機。該系統(tǒng)解決了傳統(tǒng)腦電采集系統(tǒng)在時間和空間上的局限性，滿足了腦電采集所需要的便攜式、可移動、低功耗以及實時性等特點。該系統(tǒng)中模擬前端部分是保障系統(tǒng)整體性能的關鍵，芯動神州的ADSD1299為核心器件，其具有如下突出的特性：

具有8個低噪聲可編程放大器(PGA，放大倍數(shù)1～24倍可調)與8個同步采樣模/數(shù)轉換器(ADC)，模/數(shù)轉換速率介于250 S/s~16 kS/s之間，不超過8 kS/s時其精度為24 bit。

每個通道的功耗僅有5 mW，共模抑制比(CMRR)高達-110 dB，直流輸入阻抗高達1 000 MΩ。

內置偏置驅動放大器和持續(xù)斷電檢測(LEAD-OFFDetection)功能。

這些特性保證了加入很少的元器件即可搭建腦電信號模擬采集前端。

ADSD1299內部結構描述

ADSD1299的輸入端采用差分方式輸入，每個輸入端都集成有EMI濾波器，能有效地抑制外部射頻干擾。此外，它具有靈活的路由交換器（MUX），可以將任何輸入連接到放大器（PGA）的輸入端。同時，它還集成有持續(xù)斷電檢測（Lead Off）電路，可以隨時監(jiān)測電極是否斷開。內部集成了8路并行的PGA和ADC，可以提供很高的采集轉換精度。內部還集成有偏置驅動放大器，可以有效抑制共模干擾噪聲。采用SPI串行通信方式設置內部控制用寄存器并輸出數(shù)字信號，當芯片完成一次采集時，芯片會拉低引腳來通知處理器可以通過SPI讀取數(shù)據。

集成模擬前端腦電檢測電路設計

腦電檢測電路基于芯動神州公司推出的集成模擬前端芯片ADSD1299進行設計。ADSD1299內部器件噪聲低于1uV，并且具備腦電采集所需的全部常用功能。并且以通道正常運行時消耗 5 mW 的低功耗特性和高集成度特點，能夠大幅度縮小板級空間，顯著降低整體成本，構建可擴展的腦電采集系統(tǒng)。針對腦電信號微弱（0.5 uV～100 uV）的特性，傳統(tǒng)的采集前端通常由模擬抗混濾波器、多級放大電路和陷波電路等來提高信號的信噪比，這也是導致其體積大，不利于實現(xiàn)便攜式設計的主要原因。

圖2前端電路設計結構框圖

由于ADSD1299在采樣頻率不超過8 kHz時模數(shù)轉換精度達到24位，再結合其集成的具有高共模抑制比的差分輸入可編程增益放大器（PGA），在前端設計的模擬側只保留了抗混濾波電路。而基線漂移、陷波等處理根據應用需要在數(shù)字側實現(xiàn)，而且基于過采樣技術采用二階無源RC濾波電路實現(xiàn)抗混濾波，大大簡化前端電路設計。其設計結構框圖如圖2所示。

ADSD1299為差分輸入，其共模抑制比(CMRR)高達-110 dB，且其直流輸入阻抗高達1 000 MΩ，再配合閉環(huán)偏置驅動電路設計，能夠很好地保證系統(tǒng)的抗干擾要求；ADSD1299內部含有8個低噪聲的可編程增益放大器(PGA)和8個同步采樣模/數(shù)轉換器(ADC)，A/D轉換精度高達24 bit，當VREF=4.5 V時其信號電壓的分辨率為：

VLSB=VREF /（223-1）=0.536uV

如果再將PGA可編程增益控制考慮進去則其信號電壓分辨率可以達到0.053 6 uV。

預處理電路設計

圖3信號預處理電路

由于腦電信號頻率只有0.5～100 Hz，實驗分析的有效范圍一般在0.5～30 Hz，在模數(shù)轉換前必須經過低通抗混濾波的預處理。我們針對每個通道設計了預處理電路，如圖3所示, 該電路由二階無源RC低通濾波和限幅電路組成。

基準電壓電路

對于ADC的基準電壓選擇,既可以選擇內部基準電壓，也可以選擇外部基準電壓。為了減小電路規(guī)模，使用ADSD1299內部基準電壓VREF=4.5V，詳細資料請查看數(shù)據手冊。基準電壓是將VREFN與AVSS連接起來并加上限頻電容由AVSS產生的，限頻電容的作用是使基準電壓的輸入噪聲不會對系統(tǒng)產生干擾，使得頻率帶寬至少限制在10 Hz以內。

偏置驅動電路

A=2*ZF/RCM

其中，ZF為：

ZF=RF/（1+s*RF-CF）

通過右腿驅動電路設計可以進一步抑制腦電信號的共模噪聲。利用ADSD1299內置的偏置驅動放大器加上很少的元器件就可以設計出偏置驅動電路，詳細電路請參考數(shù)據手冊。這個電路是由ADSD1299內置偏置驅動放大器以及外圍的REXT、CEXT組成。REXT為反饋電阻。反饋電容CEXT的作用是進行相位補償，用來防止自激。選擇BIAS AMP運放的正參考端BIASREF為(AVDD+AVSS)/2即系統(tǒng)地AGND，能夠形成一個閉環(huán)回路結構。該閉環(huán)回路電路實際上就是一個對消驅動電路，共模信號通過該反饋電路可以在人體上產生一個極性相反的共模信號，將共模干擾噪聲限制在一個很窄的范圍內，該范圍大小取決于該環(huán)路的增益A：

系統(tǒng)軟件設計

圖4系統(tǒng)軟件流程圖

該系統(tǒng)主要通過低功耗MCU控制器編程實現(xiàn)，圖4為系統(tǒng)的軟件程序流程圖，設備上電以后，主程序對系統(tǒng)時鐘、外設模塊所需的GPIO端口、UART、SPI接口進行初始化設置，設置腦電數(shù)據包格式，并對數(shù)據包進行初始化。初始化完成后開始校驗ADSD1299是否工作正常，ID正確后對ADSD1299進行初始化配置，包括ADSD1299的內部功能寄存器和時鐘源配置等；以上配置完成后則開啟全局中斷，發(fā)送開始連續(xù)讀數(shù)據操作指令；中斷產生則通過SPI連續(xù)讀取8通道腦電數(shù)據；通過串口將數(shù)據發(fā)送給藍牙模塊，藍牙模塊進行無線數(shù)據傳輸發(fā)送給 PC 端上位機進行接收。

ADSD1299芯片設計優(yōu)勢

EEG信號采集是一種強噪聲背景下的微弱信號的采集，這對于EEG信號的采集前端電路設計提出了很高的技術要求。利用芯動神州的ADSD1299芯片內部集成的各種特有EEG功能可以大幅簡化采集前端設計的電路規(guī)模。為設計出新一代的便攜式、低功耗、高性能的實時穿戴式腦電采集系統(tǒng)提供了有力的技術支持。