內(nèi)容提要

1Cadence 經(jīng)過優(yōu)化的完整射頻流程，現(xiàn)包含最新AI 驅(qū)動的 Virtuoso Studio，以支持臺積電 N16 毫米波、N6RF 和 N4PRF 設計參考流程

2雙方的共同客戶正在積極使用 TSMC PDK 進行設計

3Cadence 和 TSMC 的此次最新合作將加速移動、5G 和 WiFi-7 無線應用領域的創(chuàng)新

楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布與臺積電（TSMC）合作將新推出的 CadenceVirtuosoStudio 集成到 TSMC N16 毫米波設計參考流程和 N6RF 設計參考流程中，并增加了對 N4PRF 設計參考流程的支持。Cadence 和 TSMC 的合作由來已久，此番合作進展將為雙方的共同客戶帶來諸多好處，他們現(xiàn)在可以獲取完整的 N16、N6 和 N4PRF 制程射頻設計參考流程，為移動、汽車、醫(yī)療保健和航空航天市場的雷達、5G 和 WiFi-7 無線應用開發(fā)經(jīng)過優(yōu)化且高度可靠的新一代 RFIC 設計。目前，雙方的共同客戶已開始在射頻集成電路設計項目中使用上述設計參考流程和相應的 TSMC 工藝設計套件（PDK）。

Cadence RFIC 解決方案支持 TSMC 的先進制程，其自動化功能可幫助客戶加速開發(fā)關鍵射頻功能并將其集成到設計中。該解決方案支持射頻設計的各個方面，包括無源器件建模、輔助版圖自動化設計和電磁（EM）仿真。

最新版 Cadence Virtuoso Schematic Editor 也支持上述流程，有助于大幅提升設計生產(chǎn)力。此外，這些流程還實現(xiàn)了Cadence EMXPlanar 3D Solver 和 QuantusSmart View 工具之間的無縫集成，可進行全電路提取，無需重復計算寄生效應。在制程節(jié)點之間遷移原理圖時，這些流程提供了增強功能，可以使用用途映射進行智能器件縮放。通過用途映射，設計人員可以捕捉器件的用途，以便在制程遷移時根據(jù)器件在電路中的功能進行正確縮放。此外，新的高級結果審查器便于設計人員深入洞察設計數(shù)據(jù)，如管理工藝角仿真、實現(xiàn)設計對中以及電路優(yōu)化。該流程還包括 Cadence Virtuoso ADE Suite 和集成的 SpectreX Simulator 及 RF Option。

“我們與 Cadence 的合作由來已久并且成果頗豐，雙方始終以助力客戶提高生產(chǎn)力和創(chuàng)新能力為目標，提供一流的設計流程，簡化并加速先進 IC 的開發(fā)，”TSMC 設計基礎設施管理事業(yè)部負責人 Dan Kochpatcharin說道，“通過將 Cadence 技術集成到我們先進的射頻設計流程中，客戶將能夠滿足市場對新一代 RFIC 產(chǎn)品的需求，為移動、5G 和 WiFI-7 應用提供低功耗、高性能的設計。”

“TSMC 和 Cadence 的客戶面臨巨大的壓力，他們必須快速開發(fā)射頻 IC 設計，滿足市場對 5G 和其他無線連接技術不斷上漲的需求，”Cadence 高級副總裁兼定制 IC 與 PCB 事業(yè)部總經(jīng)理 Tom Beckley表示，“我們與 TSMC 密切合作，更新了射頻參考流程，從而充分利用我們最新推出的 Virtuoso Studio 的強大功能。我們不斷傾聽雙方共同客戶的意見，了解他們的實際設計需求，根據(jù)反饋調(diào)整流程，確保他們能夠及時交付領先的設計?！?/p>

Cadence 射頻集成電路解決方案支持 Cadence 智能系統(tǒng)設計（Intelligent System Design）戰(zhàn)略，助力實現(xiàn)系統(tǒng)級芯片（SoC）的卓越設計。

關于 Cadence

Cadence 是電子系統(tǒng)設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業(yè)積累?；诠镜闹悄芟到y(tǒng)設計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設計概念成為現(xiàn)實。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。

審核編輯：湯梓紅