1.問題現(xiàn)象

客戶使用 STM32H750VBT6，通過 QSPI 外擴了一個 4M 的 NOR FLASH，采用memory map 模式。當程序跳轉運行到外設 FLASH 后，大約兩個小時后程序死機。

客戶使用的 IDE 是 KEIL，此問題可以固定重現(xiàn)。在 KEIL 調試模式下重現(xiàn)問題時，通過多次觀察發(fā)現(xiàn)，程序死的位置總體上會停在兩個位置，并不是同一個位置。一個是 TIM15函數(shù)的入口；另一個是進入中斷函數(shù)后的一個賦值語句。

2.問題分析及測試

通過拜訪客戶，觀察到死機位置處于即將進入但還未進入的TIM15 中斷入口處。查看客戶的原理圖，發(fā)現(xiàn)兩個 VCAP 并未從外部相連，于是要求客戶直接從外部將此兩個引腳飛線短連。但是，后來經(jīng)測試問題仍然重現(xiàn)。

又觀察到 PC13 連接為 GPIO 輸出引腳，用于驅動一外部組件?？紤]到備份域相關的一些引腳其驅動能力相對弱一些，于是讓客戶將 PC13 引腳斷開后再測試，結果問題仍然重現(xiàn)。

上面是一些硬件相關的懷疑點，從測試結果來看，與此問題無關。看來主要可能還是軟件方面的問題。在軟件上確定客戶已經(jīng)打開了 IO 補償功能， IO 速度設置的是 HIGH，即使讓客戶修改成 “VERY_HIGH”，經(jīng)測試問題仍然存在。

由于之前發(fā)生過一個從低功耗喚醒后死機的問題，是與 Cache 相關的問題，于是測試將 CACHE 關閉的情況。這次經(jīng)測試客戶反饋問題沒再重現(xiàn) !

但客戶同時也反饋,之前的代碼也存在稍微修改一處代碼，問題就不再重現(xiàn)的現(xiàn)象，沒有找到具體規(guī)律。

這次代碼修改也沒排除這種可能性。為了讓關閉 Cache 的方法更具說服力，于是讓客戶在調試模式下通過手動關閉 CACHE的方式，代碼仍然保持為原先可以重現(xiàn)問題的代碼。如下圖所示 :

如上圖所示，在代碼運行到使用 CACHE 后一行設置斷點，當程序停下來后，打開 Sys Ctrl/Cfg 窗口(菜單 view->system viewer->Core peripherals->system control and configuration)，將對應的位去掉。最終客戶反饋，關閉 DC,或者 IC 任何一個或者兩個都關閉，問題現(xiàn)象消失。至此可以確定地是，此問題與 CACHE 相關 !

于是查看客戶的 MPU 相關配置，并將 Cube 包里的 H750 示例工程中的 MPU 配置發(fā)給客戶測試下，但問題仍然存在。

接下來查看勘誤手冊，發(fā)現(xiàn) 2.4.4 節(jié)有 QSPI 相關的內(nèi)容：

這里有提到在 QSPI 外設 FLASH 并工作在 memory-mapped 模式的時候，當讀取由FSIZE 定義的最后一個字節(jié)的時候，不管內(nèi)容如何，有可能會導致 AXIs 總線 STALL 掉。

并同時給出了三種規(guī)避措施。其中第一種是將 FSIZE 定義得比實際大，以留有足夠的裕量。于是讓客戶修改代碼：在 QSPI 初始化時將 size 設置成大一倍：

面紅色部分表示的 nor flash 設置成實際的兩倍大小。

同時考慮到此處定義了實際兩倍大小的 FLASH，多出來的另外一半實際是不存在的，為了避免 CPU 意外訪問這個實際不存在的區(qū)域，使用 MPU“告訴”CPU 這多出來的一半?yún)^(qū)間是不可訪問的。

于是 MPU 按如下來配置：

使用串口終端工具，分別連接 USART1，USART3，發(fā)送對應的 UART Bootloader 命令，得到下圖 3 的命令交互。

圖3.MPU 配置

客戶再次測試，問題不再重現(xiàn)。為了進一步驗證問題，客戶嘗試按原先的代碼直接讀取 NOR FLASH 的最后一個字節(jié)，問題還會重現(xiàn)，再次驗證此方法的有效性，至此問題解決。

3.后記

有些人可能會問，NOR FLASH 的最后一個字節(jié) CPU 真的會去訪問嗎 ? 客戶的程序占滿了整個 FLASH 空間了嗎 ? 若那個地址沒有代碼那還會不會有這個問題。

其實勘誤手冊 2.4.4 節(jié)也提到了，不管 FSIZE 定義的空間最后的一個字節(jié)內(nèi)容是什么，均會有此問題。那么 CPU 為什么會去訪問此地址呢 ? 其實這是 M7 內(nèi)核的指令預取和分支預測試探性訪問導致的。

在 M7 編程手冊中可以找到如下內(nèi)容：

正是上述特性才導致 CPU 會提前訪問 NOR FLASH 上的地址，即使當前 PC 指針還未指到那里。我們可以通過合適的MPU配置防止因試探性訪問外存而導致問題。

參考文獻：

1. PM0235:STM32F7 Series and STM32H7 Series Cortex?-M7 processor programming manua.

2. ES0396:STM32H750xB and STM32H753xI device limitations.

3. AN4838:Managing memory protection unit in STM32 MCUs.

4. AN4893:Level 1 cache on STM32F7 Series and STM32H7 Series.

來源：STM32單片機

免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理

審核編輯 黃宇