如果想用8層板甚至6層板的常規(guī)工藝完成LPDDR5 的設(shè)計(jì)，需要達(dá)到6400M 的速率，請問有什么好的優(yōu)化建議？比如 PCB layout 及相關(guān) SI/PI 的仿真。

答：1. 層次規(guī)劃——

如果只有6層板，盡量將信號層和電源層分開以減少干擾。8層板的話，還有更多的選擇，可以更好地分離信號和電源。

使用內(nèi)層地層，通過地平面分割和補(bǔ)充來減少電磁干擾。

考慮使用分層板設(shè)計(jì)，以更好地管理信號的層間傳播。

2. 差分對與匹配——

確保差分對的長度匹配，以減少時序偏差。

使用差分對匹配的設(shè)計(jì)規(guī)則，以確保信號一致性。

考慮使用嵌套差分對，以減小差分對之間的互引。

3. 信號完整性——

使用信號完整性仿真工具——Sigrity Topology Workbench，Sigrity SystemSI 來仿真信號的傳輸和波形。

在設(shè)計(jì)中使用端接電阻和電容來控制信號的波形。

使用合適的阻抗確保信號傳輸路徑的阻抗連續(xù)性。

4. 電源完整性——

對于 LPDDR5，電源完整性至關(guān)重要。確保電源線路穩(wěn)定，噪聲低。

使用適當(dāng)?shù)碾娫措娙莺碗姼衼矸€(wěn)定電源供電。

5. 布局和連接——

盡量減少長距離的高速信號路徑。

為關(guān)鍵信號提供獨(dú)立的地線或電源線。

避免信號穿越分割平面。

6. 信號引腳和分層——

在 PCB 布局中，將關(guān)鍵信號引腳放置在靠近內(nèi)部地層的位置，以減少信號的回流路徑。

使用分層布局，將不同的信號類別（如時鐘、數(shù)據(jù)、控制信號）放在不同的層上，以減小互引。

7. 串?dāng)_和 EMI 抑制——

使用差分信號和屏蔽層來減小串?dāng)_。

在設(shè)計(jì)中考慮電磁干擾（EMI）抑制，使用合適的濾波器和抑制措施。

8. 盡早進(jìn)行仿真——

在PCB設(shè)計(jì)的早期階段就進(jìn)行信號完整性和電源完整性的仿真，以發(fā)現(xiàn)潛在問題并進(jìn)行修復(fù)。

9. 遵循 LPDDR5 規(guī)范——

詳細(xì)研究 LPDDR5 的規(guī)范，確保設(shè)計(jì)符合標(biāo)準(zhǔn)要求。

Q

BGA 的位置布局是否允許布置在板子的對角線交叉點(diǎn)上?

答：一般不能這樣做。BGA（Ball Grid Array）的位置布局并不一定不允許布置在板子的對角線交叉點(diǎn)上。BGA 是一種表面貼裝技術(shù)，其中芯片引腳以球狀焊點(diǎn)的形式排列在芯片的底部，然后與印刷電路板（PCB）上的焊盤相匹配。BGA 的布局通常是根據(jù)設(shè)計(jì)需求和特定應(yīng)用來確定的。在某些情況下，將BGA布局在板子的對角線交叉點(diǎn)上可能是合理的，特別是當(dāng)需要將多個 BGA 器件集中在一起并優(yōu)化空間利用時。然而，這種布局可能會增加布線的復(fù)雜性，因?yàn)樾枰_保各個 BGA 器件之間的連接不會交叉干擾。

總之，BGA 的位置布局應(yīng)根據(jù)具體的項(xiàng)目需求、信號完整性和電路布局來決定，沒有絕對的規(guī)定要求不允許將它們布置在板子的對角線交叉點(diǎn)上。設(shè)計(jì)工程師通常會根據(jù)特定的情況來選擇最合適的 BGA 布局方式。

Q

差分走線兩側(cè)必須要進(jìn)行包地嗎？另外像 HDMI（High-Definition Multimedia Interface）、DP（DisplayPort）等里面的多組差分線之間有等長要求嗎？

答：差分信號的兩側(cè)通常需要進(jìn)行包地，這有助于維護(hù)信號完整性，降低電磁干擾，以及提高抗干擾性能。包地是指在差分信號的兩側(cè)分別布置一個地層，這個地層通常與信號層平行，并與信號引腳或信號軌道之間保持一定的間距。包地可以幫助控制信號的返回路徑，減小信號引腳之間的串?dāng)_，提供更好的信噪比和抗干擾性。

對于像 HDMI 和 DP 等高速數(shù)字接口，通常有等長要求。等長要求是指差分對中的正信號和負(fù)信號在傳輸過程中需要保持大致相同的長度，以確保信號到達(dá)目的地時能夠正確對齊。這有助于減小信號引腳之間的時間差，降低時鐘抖動和串?dāng)_的風(fēng)險。

要滿足等長要求，設(shè)計(jì)工程師通常需要采取以下措施：

確保差分信號的路徑長度相等，包括信號軌道、信號引腳的長度等。

使用特定的布線規(guī)則和技術(shù)，如微帶線或差分對的匹配線。

在PCB設(shè)計(jì)中考慮差分信號的路徑，避免彎曲和不必要的路徑延遲。

使用差分對的長度匹配工具來幫助設(shè)計(jì)等長的信號路徑。

綜上所述，包地和等長要求都是確保高速差分信號傳輸?shù)年P(guān)鍵因素，特別是在數(shù)字接口和高頻應(yīng)用中。設(shè)計(jì)工程師應(yīng)該仔細(xì)考慮這些要求，以確保信號完整性和可靠性。

Q

如何設(shè)置走線的阻抗匹配？

答：

設(shè)置設(shè)計(jì)規(guī)范：在開始走線之前，需要確定設(shè)計(jì)規(guī)范中所要求的阻抗值。這通常包括差分對和單端信號線的阻抗要求。

創(chuàng)建信號線類別：在 Allegro 中，可以為不同的信號線創(chuàng)建不同的類別，并為每個類別設(shè)置特定的阻抗值和寬度?？梢栽?Design Constraints Manager 中進(jìn)行設(shè)置。

分配信號線到類別：將不同的信號線分配到相應(yīng)的類別中。這可以通過在 PCB Editor 中選擇信號線并應(yīng)用相應(yīng)的類別進(jìn)行實(shí)現(xiàn)。

設(shè)置差分對：對于差分信號線，需要在 PCB Editor 中設(shè)置差分對。選擇兩條差分信號線并指定它們是一個差分對。然后，可以為差分對設(shè)置特定的阻抗要求。

調(diào)整線寬和間距：根據(jù)設(shè)計(jì)規(guī)范中的阻抗要求，可以在 PCB Editor 中調(diào)整信號線的線寬和間距。Allegro 提供了自動線寬和間距計(jì)算的功能，可以根據(jù)所選的類別和阻抗要求進(jìn)行計(jì)算和調(diào)整。

仿真和驗(yàn)證：在完成布線后，可以使用 Allegro 中的仿真工具來驗(yàn)證信號線的阻抗匹配情況,進(jìn)行電磁仿真或者使用信號完整性工具來檢查阻抗是否滿足設(shè)計(jì)要求。

Q

等長蛇形布線如何實(shí)現(xiàn)？

答：

創(chuàng)建信號線：在 Allegro PCB Editor 中，選擇"Route"工具，并創(chuàng)建起始和終止點(diǎn)，即信號線的路徑。

設(shè)置布線規(guī)則：在 Design Constraints Manager 中，設(shè)置布線規(guī)則，包括信號線的最小間距、最小線寬和最小電子間距等。確保規(guī)則中沒有設(shè)置阻止使用蛇形布線的限制。

使用蛇形布線工具：在 PCB Editor 中，選擇"Route"工具，然后選擇蛇形布線工具。這通常在工具欄中有一個相應(yīng)的圖標(biāo)?；蛘咄ㄟ^右鍵單擊并選擇"Route"->"Snake"來啟用蛇形布線。

設(shè)置蛇形布線參數(shù)：在啟用蛇形布線后，可以設(shè)置一些參數(shù)，如蛇形的寬度、蛇形的間距、起始和終止點(diǎn)之間的連接方式等。根據(jù)設(shè)計(jì)需求和布線規(guī)則，調(diào)整這些參數(shù)以獲得所需的布線結(jié)果。

進(jìn)行蛇形布線：選擇起始和終止點(diǎn)，并在 PCB Editor 中繪制信號線的路徑。根據(jù)所設(shè)置的蛇形布線參數(shù)，Allegro 會自動在路徑上生成等長的蛇形布線。

調(diào)整布線：根據(jù)需要，可以在完成蛇形布線后對信號線進(jìn)行微調(diào)和調(diào)整，以保證布線的質(zhì)量和滿足設(shè)計(jì)規(guī)范。

Q

走線如何設(shè)置能夠?qū)崿F(xiàn)走線兩邊的等間距？

答：

打開 Allegro PCB Editor

設(shè)置間距規(guī)則：在Design Constraints Manager中，設(shè)置走線間距的規(guī)則。選擇"Placement" -> "Spacing"，然后設(shè)置所需的間距值。確保選擇的規(guī)則適用于想要實(shí)現(xiàn)等間距的走線。

執(zhí)行自動布線：選擇"Route"工具，并從工具欄中選擇適當(dāng)?shù)淖詣硬季€選項(xiàng)，如"Auto Route"或"Interactive Auto Route"。這將自動進(jìn)行走線。

調(diào)整布線參數(shù)：在自動布線完成后，可以進(jìn)一步調(diào)整布線參數(shù)以實(shí)現(xiàn)等間距。例如，可以選擇調(diào)整線寬、間距或其他布線設(shè)置來使兩邊的間距保持一致。

手動調(diào)整走線：如果自動布線不能滿足等間距要求，可以手動調(diào)整走線。使用"Route"工具，選擇要調(diào)整的走線，并使用拖動或拉伸的方式來調(diào)整走線的位置和間距。

驗(yàn)證等間距：在完成布線后，使用Allegro中的驗(yàn)證工具來確保走線兩邊的間距保持一致?？梢允褂眯盘柾暾怨ぞ呋蜻M(jìn)行電磁仿真來檢查等間距的走線是否滿足規(guī)范要求。

Q

弧度走線和切角走線在信號質(zhì)量上有什么區(qū)別？什么信號必須走弧度線？

答：弧度走線：弧度走線是指在轉(zhuǎn)彎處使用圓弧來連接信號線的走線方式。它可以減少信號線的輻射損耗和反射，提高信號的傳輸質(zhì)量?；《茸呔€可以平滑信號線的轉(zhuǎn)彎，減少信號在轉(zhuǎn)彎處的信號失真和耦合噪聲。因此，弧度走線可以改善信號的完整性和減少信號的傳輸損耗。

切角走線：切角走線是指在信號線的轉(zhuǎn)彎處使用直角或尖角的走線方式。切角走線相對于弧度走線來說，信號線在轉(zhuǎn)彎處會存在更多的輻射損耗和反射。這可能導(dǎo)致信號失真、串?dāng)_和信號完整性的問題。因此，在高速信號傳輸或?qū)π盘柾暾砸筝^高的應(yīng)用中，切角走線可能會對信號質(zhì)量產(chǎn)生負(fù)面影響。

信號需要走弧度線：一般來說，在高速信號傳輸中，特別是對于高頻信號或差分信號，走弧度線可以提高信號的傳輸質(zhì)量。這是因?yàn)樽呋《染€可以減少信號的輻射損耗、反射和串?dāng)_噪聲，從而減少信號失真和完整性問題。

Q

繞線線間距設(shè)置多少是最優(yōu)？是否有計(jì)算線間距的公式或指導(dǎo)規(guī)范？

答：在 PCB 設(shè)計(jì)中，線間距的最優(yōu)設(shè)置取決于許多因素，包括電壓等級、信號速度、環(huán)境條件和制造工藝等。沒有一個通用的公式或規(guī)范來確定最優(yōu)線間距，因?yàn)槊總€設(shè)計(jì)都有其獨(dú)特的需求和約束。

然而，通常有一些常見的準(zhǔn)則可以參考。例如，根據(jù) IPC-2221 標(biāo)準(zhǔn)，對于一般電路板設(shè)計(jì)，常見的線間距可以設(shè)置為信號線寬度的3至5倍。這個范圍可以提供足夠的絕緣距離，以減少電氣干擾和串?dāng)_的風(fēng)險。

此外，一些高速信號傳輸標(biāo)準(zhǔn)，如 USB、HDMI 和 Ethernet，也提供了特定的線間距要求。這些標(biāo)準(zhǔn)通常會考慮信號的特性和干擾抑制的需求，因此在設(shè)計(jì)這些類型的電路板時應(yīng)該遵循相應(yīng)的規(guī)范。

總之，為了確定最優(yōu)的線間距，應(yīng)該考慮設(shè)計(jì)的具體要求、標(biāo)準(zhǔn)規(guī)范和制造工藝，并與PCB制造商或?qū)I(yè)工程師進(jìn)行詳細(xì)討論和評估。

Q

軟硬結(jié)合板疊層如何設(shè)置？

答：

打開 Allegro 軟件，并創(chuàng)建一個新的設(shè)計(jì)文件。

在設(shè)計(jì)文件中，選擇“Design” -> “Stackup Editor”來打開疊層編輯器。

在疊層編輯器中，添加和編輯板層。點(diǎn)擊“Add Layer”按鈕來添加新的板層。

對于硬結(jié)合板，可以添加銅層、介質(zhì)層和襯底層。對于軟結(jié)合板，可以添加柔性電路層、柔性介質(zhì)層和柔性襯底層。

在每個層中，可以設(shè)置層的名稱、厚度、材料和其他屬性，并選擇預(yù)定義的材料或自定義材料。

對于硬結(jié)合板，還可以定義導(dǎo)線層、地平面層和其他特殊層。

通過拖放和調(diào)整層的順序，定義疊層中各個層的堆疊順序和位置。

完成疊層設(shè)置后，保存并關(guān)閉疊層編輯器。

請注意，設(shè)置軟硬結(jié)合板疊層時，應(yīng)該根據(jù)設(shè)計(jì)要求、制造要求和供應(yīng)商要求進(jìn)行設(shè)置。確保疊層設(shè)置符合設(shè)計(jì)規(guī)范和標(biāo)準(zhǔn)，并能夠滿足電路板的電氣和機(jī)械性能要求。

Q

如何設(shè)置規(guī)則設(shè)置中 neck 的 min width 和 max width？

答：在 Allegro 軟件中，"neck"是指電路板中兩個不同寬度的導(dǎo)線之間的過渡區(qū)域。設(shè)置"neck"的最小寬度和最大寬度可以確保過渡區(qū)域的寬度在規(guī)定的范圍內(nèi)，以滿足設(shè)計(jì)要求和制造能力。

要設(shè)置"neck"的最小寬度和最大寬度，請按照以下步驟進(jìn)行操作：

在 Allegro 軟件中打開設(shè)計(jì)文件。

在軟件界面的菜單欄中，選擇"Setup" -> "Design Parameters"，打開設(shè)計(jì)參數(shù)設(shè)置對話框。

在設(shè)計(jì)參數(shù)設(shè)置對話框中，選擇"Routing"選項(xiàng)卡。

在"Routing"選項(xiàng)卡中，找到"Minimum Neck Width"和"Maximum Neck Width"兩個參數(shù)。

輸入適當(dāng)?shù)臄?shù)值以設(shè)置"neck"的最小寬度和最大寬度。這些數(shù)值應(yīng)該根據(jù)設(shè)計(jì)要求和制造能力進(jìn)行選擇。通常，最小寬度應(yīng)該滿足電路板制造商的要求，并且最大寬度應(yīng)該在可接受的范圍內(nèi)以避免過度的寬度差異。

點(diǎn)擊"OK"按鈕保存設(shè)置并關(guān)閉設(shè)計(jì)參數(shù)設(shè)置對話框。

請注意，"neck"的最小寬度和最大寬度應(yīng)該根據(jù)具體的設(shè)計(jì)要求和制造能力進(jìn)行設(shè)置。這些數(shù)值可能會因設(shè)計(jì)規(guī)范、信號類型、板厚和制造工藝等因素而有所不同。

Q

SATA 信號線必須圓弧走線的好處是什么？

答：

信號完整性：圓弧走線可以減少信號線的反射和串?dāng)_干擾。通過使用圓弧走線，可以減少信號線邊緣的快速變化，降低信號的噪聲和失真，從而提高信號的完整性和穩(wěn)定性。

信號匹配：圓弧走線可以提供更好的阻抗匹配，確保信號線和其周圍環(huán)境之間的阻抗一致。這有助于減少信號的反射和信號質(zhì)量的損失，提高信號傳輸?shù)目煽啃院托阅堋?/p>

電磁兼容性：圓弧走線可以減少信號線之間的電磁耦合和輻射。通過合理設(shè)計(jì)圓弧走線，可以降低信號線之間的干擾，提高系統(tǒng)的抗干擾能力，減少電磁輻射對其他設(shè)備的影響。

機(jī)械可靠性：圓弧走線可以減少對信號線的應(yīng)力和損壞。通過使用圓弧走線，可以減少信號線的彎曲和拉伸，降低信號線斷裂和損壞的風(fēng)險，提高電路板的機(jī)械可靠性和壽命。

總之，圓弧走線在 SATA 信號線設(shè)計(jì)中可以提供更好的信號完整性、信號匹配、電磁兼容性和機(jī)械可靠性。這些優(yōu)勢有助于確保 SATA 接口的高質(zhì)量信號傳輸和可靠性。因此，在設(shè)計(jì)SATA接口時，建議使用圓弧走線來優(yōu)化信號線的布局和傳輸性能