幾年前FPGA時鐘只需要連接一個單端輸入的晶振，非常容易。現(xiàn)在不同了，差分時鐘輸入，差分信號又分為LVDS和LVPECL，時鐘芯片輸出后還要經(jīng)過直流或交流耦合才能接入FPGA，有點暈了，今天仔細(xì)研究一下。

FPGA輸入時鐘要求

FPGA手冊中對時鐘輸入的描述：

差分I/O電平標(biāo)準(zhǔn)：

真差分信號電壓不能超過VICM(max) + VID(max)/2 。

直流耦合與交流耦合

時鐘的發(fā)送端和接收端都有各自的電平接口類型，它們有可能不相同也可能是相同的。 這個時候通常就會有兩種連接方式，即AC耦合以及DC耦合。 其實說簡單也很簡單， AC耦合就是中間用電容把發(fā)送接收端的共模電平隔開，而DC耦合就是不加電容 。交流耦合(AC Coupling)就是通過隔直電容耦合，去掉了直流分量。直流耦合(DC Coupling)就是直通，交流直流一起過，并不是去掉了交流分量。

LVDS與LVPECL

時鐘芯片輸出時鐘信號通常有LVDS和LVPECL。

當(dāng)時時鐘芯片輸出LVDS信號時

DC耦合

兩種AC耦合方式。

當(dāng)時鐘信號輸出LVPECL信號時