1、走線長(zhǎng)度應(yīng)包含過(guò)孔和封裝焊盤(pán)的長(zhǎng)度。

2、布線角度優(yōu)選135°角出線方式，任意角度出線會(huì)導(dǎo)致制版出現(xiàn)工藝問(wèn)題。

圖1 PCB布線的角度

3、布線避免直角或者銳角布線，導(dǎo)致轉(zhuǎn)角位置線寬變化，阻抗變化，造成信號(hào)反射，如圖2所示。

圖2 走線的銳角與直角布線

4、布線應(yīng)從焊盤(pán)的長(zhǎng)方向出線，避免從寬方向或者焊盤(pán)四角出線，布線的拐角離焊盤(pán)位置6mil以上為宜，如圖3所示

圖3 PCB沿焊盤(pán)長(zhǎng)邊出線

5、如圖4所示，相鄰焊盤(pán)是同網(wǎng)絡(luò)的，不能直接相連，需要先連接出焊盤(pán)之后再進(jìn)行連接，直接連接容易在手工焊接時(shí)連錫。

圖4 相同網(wǎng)絡(luò)焊盤(pán)走線鏈接方式

6、對(duì)于小CHIP器件，要注意布線的對(duì)稱性，保持2端布線線寬一致，如一個(gè)管腳鋪銅，另一管腳也盡量鋪銅處理，減少元件貼片后器件漂移旋轉(zhuǎn)，如圖5所示。

圖5 CHIP類焊盤(pán)的正確出線

7、對(duì)于有包地要求的信號(hào)，須保證包地的完整性，盡量保證在包地線上進(jìn)行打GND孔處理，2個(gè)GND孔間距不能過(guò)遠(yuǎn)，盡量保持在50-150mil左右，如圖6所示。

圖6 PCB的包地走線

8、走線應(yīng)有完整且連續(xù)的參考層平面，避免高速信號(hào)跨區(qū)，建議高速信號(hào)距離參考平面的邊沿至少有 40mil，如圖7所示。

圖7 走線的夸分割

9、由于表貼器件焊盤(pán)會(huì)導(dǎo)致阻抗降低，為減小阻抗突變的影響，建議在表貼焊盤(pán)的正下方按焊盤(pán)大小挖去一層參考層。常用的表貼器件有：電容、ESD、共模抑制電感、連接器等等，如圖8所示。

10、如圖9所示，信號(hào)線與其回路構(gòu)成的環(huán)路面積要盡可能小。環(huán)路面積小，對(duì)外輻射小，接收外界的干擾也小。

圖8 標(biāo)貼器件焊盤(pán)的挖空處理

圖9 布線的環(huán)路面積的縮小

11、如圖10，布線不允許出現(xiàn)STUB，布線盡量減小殘樁長(zhǎng)度，建議殘樁長(zhǎng)度為零。并且避免過(guò)孔殘樁效應(yīng)，尤其是殘樁長(zhǎng)度超過(guò) 12mil 時(shí)，建議通過(guò)仿真來(lái)評(píng)估過(guò)孔殘樁對(duì)信號(hào)完整性的影響，如圖11所示。

圖10 Stub走線及布線殘樁

圖11 過(guò)孔的殘樁

12、盡量避免走線在不同層形成自環(huán)。在多層板設(shè)計(jì)中容易出現(xiàn)此類問(wèn)題，自環(huán)將引起輻射干擾。如圖12所示。

圖12 PCB布線的自環(huán)

13、建議不要在高速信號(hào)上放置測(cè)試點(diǎn)。

14、對(duì)于會(huì)產(chǎn)生干擾或者敏感的信號(hào)（如射頻信號(hào)），須規(guī)劃屏蔽罩，屏蔽罩寬度常規(guī)為40mil（一般保持30mil以上，可與客戶生產(chǎn)廠家確認(rèn)），屏蔽罩上盡量多打GND過(guò)孔，增加其焊接效果。如圖13所示。

圖13 敏感模塊的屏蔽罩處理

15、同一網(wǎng)絡(luò)的布線寬度應(yīng)保持一致，線寬的變化會(huì)造成線路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時(shí)會(huì)產(chǎn)生反射。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結(jié)構(gòu)時(shí)，因間距過(guò)小可能無(wú)法避免線寬的變化，應(yīng)該盡量減少中間不一致部分的有效長(zhǎng)度，如圖14所示。

圖14 走線線寬的突變

16、IC管腳出線的線寬要小于或者等于焊盤(pán)寬度，出線寬度不能比焊盤(pán)寬度大，部分信號(hào)因載流等要求，線寬較寬的，布線可先保持與管腳寬度一致，布線引出焊盤(pán)后6-10mil左右再把線寬加粗處理，如圖15所示。

圖15 走線不宜超出焊盤(pán)寬度

17、布線必須連接到焊盤(pán)、過(guò)孔中心。

18、有高壓信號(hào)，須保證其爬電間距，具體參數(shù)如16所示。

圖16 爬電間距與電氣間隙表

19、設(shè)計(jì)中包含多片DDR或者其他存儲(chǔ)器芯片的，須向客戶確認(rèn)布線拓?fù)浣Y(jié)構(gòu)，確認(rèn)是否有參考文檔。

20、金手指區(qū)域需要開(kāi)整窗處理，多層板設(shè)計(jì)時(shí)，金手指下方所有層的銅應(yīng)作挖空處理，挖空銅皮的距離板框一般3mm以上，如圖17所示。

圖17 金手指的開(kāi)窗與挖空

21、布線應(yīng)提前規(guī)劃好瓶頸位置的通道情況，合理規(guī)劃好通道最窄處的布線能力。

圖18 PCB布線通道

22、耦合電容盡量靠近連接器放置。

23、串接電阻應(yīng)靠近發(fā)送端器件放置，端接電阻靠近末端放置，如eMMC時(shí)鐘信號(hào)上的串接電阻，推薦放在靠近 CPU 側(cè)（400mil以內(nèi)）。

24、建議在IC（如eMMC 顆粒、FLASH顆粒等）的地焊盤(pán)各打1個(gè)地通孔，有效縮短回流路徑， 如圖19所示。

圖19 GND焊盤(pán)的過(guò)孔打孔

25、建議ESD器件的每個(gè)地焊盤(pán)都打一個(gè)地通孔，且通孔要盡量靠近焊盤(pán)，如圖20所示。

圖20 ESD器件GND焊盤(pán)的打孔

26、避免在時(shí)鐘器件（如晶體、晶振、時(shí)鐘發(fā)生器、時(shí)鐘分發(fā)器）、開(kāi)關(guān)電源、磁類器件、插件過(guò)孔等周邊布線。

27、走線換層，且換層前后參考層為地平面時(shí)，需要在信號(hào)過(guò)孔旁邊放一個(gè)伴隨過(guò)孔，以保證回流路徑的連續(xù)性。對(duì)于差分信號(hào)，信號(hào)過(guò)孔、回流過(guò)孔均應(yīng)對(duì)稱放置,如圖21（a）所示；對(duì)于單端信號(hào)，建議在信號(hào)過(guò)孔旁邊放置一個(gè)回流過(guò)孔以降低過(guò)孔之間的串?dāng)_，如圖21（b）所示。

圖21（a）差分換層過(guò)孔示意圖

圖21（b）單端信號(hào)換層過(guò)孔示意圖

28、連接器的地銅皮距離信號(hào) PAD至少要大等于3倍線寬，如圖22所示。

圖22 GND銅皮與連接器PAD的間距要求

29、在BGA區(qū)域平面斷開(kāi)處用走線連接，或者進(jìn)行削盤(pán)處理，以免破壞平面完整性，如圖23所示。

圖23 BGA區(qū)域平面銅皮的處理

30、PCB布線需要包地處理時(shí)，推薦包地方式如下，如圖24所示，L 為包地線地過(guò)孔間隔； D 為包地線距離信號(hào)線之間的間距，建議≥4*W。

31、有些重要的高速單端信號(hào)，比如時(shí)鐘信號(hào)、復(fù)位信號(hào)等（如 emmc_clk、emmc_datastrobe、RGMII_CLK 等等）建議包地。包地線每隔 500mil 至少要打一個(gè)地孔，如圖25所示。

圖24 PCB的包地布線

圖25 重要信號(hào)線的包地處理