99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

移動SoC的時鐘驗(yàn)證

中科院半導(dǎo)體所 ? 來源:EETOP ? 2023-07-17 10:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

來源:EETOP

作者:Daniel Payne

移動電話技術(shù)的進(jìn)步不斷挑戰(zhàn)極限,要求SoC在提供不斷提升的性能的同時,還能保持較長的電池續(xù)航時間。為了滿足這些需求,業(yè)界正在逐步采用更低的技術(shù)節(jié)點(diǎn),目前的設(shè)計(jì)都是在5納米或更低的工藝下完成的。在這些更低的幾何尺寸下設(shè)計(jì)和驗(yàn)證時鐘帶來了越來越多的復(fù)雜性和驗(yàn)證挑戰(zhàn)。在這種快速發(fā)展的形勢下,必須重新評估當(dāng)前的時鐘驗(yàn)證方法,以確保最佳的時鐘性能和可靠性。

現(xiàn)有的時鐘方法主要依賴靜態(tài)時序分析 (STA) 作為獨(dú)立解決方案或更高級的方法,將 STA 與 SPICE 模擬器結(jié)合起來分析關(guān)鍵路徑。此流程需要 CAD 部門的參與來建立流程和嚴(yán)格的方法來產(chǎn)生準(zhǔn)確且及時的結(jié)果,但即便如此,對于較低工藝節(jié)點(diǎn)的 SoC 級時鐘信號,仿真可能缺乏容量和/或精度要求。而且,關(guān)鍵路徑的識別很大程度上依賴于工程師的判斷和經(jīng)驗(yàn)。這種方法會導(dǎo)致不必要的guard-banding,從而使寶貴的時序裕度未被利用,限制了整體性能。

在 7nm、5nm 和 3nm 工藝節(jié)點(diǎn),晶體管和互連尺寸均減小,從而導(dǎo)致對各種設(shè)計(jì)和工藝相關(guān)問題的敏感性,例如軌到軌故障和時鐘信號中的占空比失真。

軌到軌故障(Rail to Rail Failure)

如果時鐘網(wǎng)絡(luò)的驅(qū)動器較弱、互連較長且電容負(fù)載較大,則可能會導(dǎo)致插入延遲增加,最壞的情況會導(dǎo)致軌到軌故障。在軌到軌故障中,時鐘上的電壓電平根本達(dá)不到 VSS 和 VDD 電平。單獨(dú)運(yùn)行 STA 不會檢測到這種故障機(jī)制,因?yàn)?STA 在特定電壓閾值下測量時序。

時鐘頻率的增加會減少時鐘周期,從而縮短時鐘達(dá)到電源軌電壓電平的時間窗口。電壓縮放還使時鐘信號更容易受到軌到軌故障的影響,因?yàn)殡娫春?Vth 之間的間隙較小會導(dǎo)致非線性操作增加,從而降低驅(qū)動強(qiáng)度。即使 Vth 的工藝變化、晶體管 W 和 L 變化或寄生電容也會導(dǎo)致軌到軌故障。本地電源電平會因 IR 壓降效應(yīng)而反彈,從而降低時鐘信號中的信號電平和時序。

067ac5dc-22f7-11ee-962d-dac502259ad0.png

時鐘軌到軌故障檢測

時鐘占空比失真

當(dāng)時鐘信號通過一系列具有不對稱上拉和下拉驅(qū)動強(qiáng)度的門傳播時,會導(dǎo)致占空比失真(DCD)。時鐘的理想占空比是 50% 低脈沖寬度和 50% 高脈沖寬度。增加時鐘頻率會加劇時序不平衡并導(dǎo)致 DCD 等信號完整性問題。時鐘互連受到電容效應(yīng)和電阻效應(yīng)的影響,這些效應(yīng)會改變上升時間和下降時間的轉(zhuǎn)換速率,延遲時鐘并導(dǎo)致不對稱,從而使 DCD 效應(yīng)更加明顯。工藝變化直接改變互連,增加電路時序的不平衡,增加 DCD。

06c228f0-22f7-11ee-962d-dac502259ad0.png

時鐘占空比失真

對于具有不對稱 PVT 角的工藝節(jié)點(diǎn),DCD 變得更加明顯。STA 工具的結(jié)果主要關(guān)注插入延遲,因此報告 DCD 和最小脈沖寬度 (MPW) 的準(zhǔn)確性較低。

轉(zhuǎn)換速率和過渡失真

在較低的工藝節(jié)點(diǎn),寄生互連具有更明顯的電阻屏蔽和電容耦合,降低了轉(zhuǎn)換速率和時鐘沿轉(zhuǎn)換。STA 工具使用簡化的互連寄生模型,該模型可能會低估時鐘信號的衰減。

電源引起的抖動

供電網(wǎng)絡(luò) (PDN) 中的噪聲會影響時鐘時序,產(chǎn)生抖動,從而影響時鐘性能。當(dāng)電源經(jīng)歷波動或噪聲時,它會引入電壓變化,直接影響時鐘信號的穩(wěn)定性和完整性。電源引起的抖動可能會導(dǎo)致時鐘信號出現(xiàn)定時錯誤,導(dǎo)致它們比預(yù)期提前或晚到達(dá)。這可能會導(dǎo)致建立和保持違規(guī),從而導(dǎo)致時鐘中潛在的功能故障。增加的抖動還會降低時序余量,使設(shè)計(jì)更容易受到時序違規(guī)和潛在性能下降的影響。STA 工具主要側(cè)重于基于電路的靜態(tài)表示來分析設(shè)計(jì)的時序行為,而不能分析抖動。設(shè)計(jì)人員通常使用抖動效應(yīng)的近似值,

070ff08a-22f7-11ee-962d-dac502259ad0.png

電源噪聲

使用時鐘網(wǎng)格和主干的拓?fù)?/strong>

網(wǎng)格和脊柱架構(gòu),特別是在 7 納米及以下技術(shù)節(jié)點(diǎn),可以提供顯著的優(yōu)勢,包括增強(qiáng)的信號完整性以及功率和面積效率。網(wǎng)格和脊柱結(jié)構(gòu)為路由時鐘信號提供了規(guī)則且結(jié)構(gòu)化的框架,減少了較低技術(shù)節(jié)點(diǎn)工藝變化增加的影響,提高了信號完整性并減輕了時鐘偏差、抖動和噪聲等問題。此外,網(wǎng)格和脊柱架構(gòu)允許優(yōu)化時鐘信號的路由。

電路仿真是驗(yàn)證網(wǎng)格和脊椎的唯一準(zhǔn)確方法,但大多數(shù)商業(yè) SPICE 模擬器無法處理如此大的網(wǎng)格的容量。在沒有充分、快速和準(zhǔn)確的驗(yàn)證方法的情況下設(shè)計(jì)具有網(wǎng)格和脊柱的較低技術(shù)節(jié)點(diǎn)時鐘可能是一個危險的提議。

概括

移動設(shè)備需要移動處理器,而它們往往推動著 IC 工藝技術(shù)的前沿發(fā)展。及時實(shí)現(xiàn) PPA 目標(biāo)對于移動 SoC 的成功至關(guān)重要。在 7 納米及以下技術(shù)節(jié)點(diǎn),必須采用新的時鐘驗(yàn)證方法。如果不采用這種方法,就會增加保護(hù)帶,從而導(dǎo)致面積和功率要求的增加。最重要的是,保護(hù)帶的保守性質(zhì),留下了寶貴的性能。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 驅(qū)動器
    +關(guān)注

    關(guān)注

    54

    文章

    8697

    瀏覽量

    149964
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4392

    瀏覽量

    222772
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1901

    瀏覽量

    133236
  • SPICE
    +關(guān)注

    關(guān)注

    6

    文章

    193

    瀏覽量

    43587
  • 模擬器
    +關(guān)注

    關(guān)注

    2

    文章

    894

    瀏覽量

    44407

原文標(biāo)題:移動SoC的時鐘驗(yàn)證

文章出處:【微信號:bdtdsj,微信公眾號:中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何設(shè)計(jì)和驗(yàn)證SoC

    新的方式處理時鐘生成。以前,在驗(yàn)證過程中,所有鎖相環(huán)(PLL)都被抽象化,并使用外部Tcl腳本生成時鐘。協(xié)同仿真要求以完全相同的方式在模擬和仿真中映射所有的SoC組件。該團(tuán)隊(duì)發(fā)現(xiàn),要使
    發(fā)表于 04-05 14:17

    SoC設(shè)計(jì)與驗(yàn)證整合

    由于片上系統(tǒng)(SoC)設(shè)計(jì)變得越來越復(fù)雜,驗(yàn)證面臨著巨大的挑戰(zhàn)。大型團(tuán)隊(duì)不斷利用更多資源來尋求最高效的方法,從而將新的方法學(xué)與驗(yàn)證整合在一起,并最終將設(shè)計(jì)與驗(yàn)證整合在一起。雖然我們知道
    發(fā)表于 07-11 07:35

    SoC驗(yàn)證平臺的FPGA綜合怎么實(shí)現(xiàn)?

    SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC,同時深亞微米工藝帶來的設(shè)計(jì)困難等使得SoC設(shè)計(jì)的復(fù)雜度大大提高。仿真與驗(yàn)證SoC設(shè)計(jì)流程中最復(fù)雜、最耗時的環(huán)節(jié),約占整個芯片開發(fā)周期的50%
    發(fā)表于 10-11 07:07

    SoC驗(yàn)證未來將朝什么方向發(fā)展?

    SoC驗(yàn)證超越了常規(guī)邏輯仿真,但用于加速SoC驗(yàn)證的廣泛應(yīng)用的三種備選方法不但面臨可靠性問題,而且難以進(jìn)行權(quán)衡。而且,最重要的問題還在于硬件加速訪問權(quán)限、時機(jī)及其穩(wěn)定性。
    發(fā)表于 11-11 06:37

    SoC芯片驗(yàn)證技術(shù)的研究

    近幾年來,SoC 技術(shù)已經(jīng)得到了迅速的發(fā)展,隨之而來的是 SoC 設(shè)計(jì)的驗(yàn)證也變得更加復(fù)雜,花費(fèi)的時間和人力成倍增加。一個SoC 芯片的驗(yàn)證
    發(fā)表于 08-31 10:33 ?24次下載

    SoC驗(yàn)證環(huán)境搭建方法的研究

    本文從SoC (System on a Chip)驗(yàn)證環(huán)境外在的框架結(jié)構(gòu)、內(nèi)在的驗(yàn)證數(shù)據(jù)的組織與管理和體現(xiàn)其工作原理的系統(tǒng)腳本的設(shè)計(jì)思想三方面出發(fā),討論SoC
    發(fā)表于 12-14 09:52 ?22次下載

    基于FPGA的驗(yàn)證平臺及有效的SoC驗(yàn)證過程和方法

    設(shè)計(jì)了一種基于FPGA的驗(yàn)證平臺及有效的SoC驗(yàn)證方法,介紹了此FPGA驗(yàn)證軟硬件平臺及軟硬件協(xié)同驗(yàn)證架構(gòu),討論和分析了利用FPGA軟硬件
    發(fā)表于 11-17 03:06 ?1.4w次閱讀
    基于FPGA的<b class='flag-5'>驗(yàn)證</b>平臺及有效的<b class='flag-5'>SoC</b><b class='flag-5'>驗(yàn)證</b>過程和方法

    SoC設(shè)計(jì)中的驗(yàn)證技術(shù)有哪些

    SoC設(shè)計(jì)中的驗(yàn)證技術(shù)有哪些。
    發(fā)表于 03-29 10:37 ?12次下載
    <b class='flag-5'>SoC</b>設(shè)計(jì)中的<b class='flag-5'>驗(yàn)證</b>技術(shù)有哪些

    適用于復(fù)雜SoC的軟件定義驗(yàn)證驗(yàn)證環(huán)境

      擁有如此多的利益相關(guān)者和優(yōu)先事項(xiàng)正在推動迫切需要一種更好的方法來完成 SoC 驗(yàn)證。軟件定義的驗(yàn)證驗(yàn)證環(huán)境和方法將使工程團(tuán)隊(duì)能夠交付復(fù)雜的 S
    的頭像 發(fā)表于 06-02 10:00 ?1591次閱讀

    SoC互連的功能和性能驗(yàn)證

      面對持續(xù)不斷的上市時間壓力和日益復(fù)雜的 SoC 設(shè)計(jì),很難找到不想從設(shè)計(jì)周期中縮短時間的工程師。特別是在高級節(jié)點(diǎn),驗(yàn)證 SoC 互連已成為一個耗時的步驟。但是,工具現(xiàn)在可以高效且有效地執(zhí)行周期精確的性能分析和互連
    的頭像 發(fā)表于 06-14 10:12 ?2685次閱讀
    <b class='flag-5'>SoC</b>互連的功能和性能<b class='flag-5'>驗(yàn)證</b>

    為什么SoC驗(yàn)證一定需要FPGA原型驗(yàn)證呢??

    在現(xiàn)代SoC芯片驗(yàn)證過程中,不可避免的都會使用FPGA原型驗(yàn)證,或許原型驗(yàn)證一詞對你而言非常新鮮,但是FPGA上板驗(yàn)證應(yīng)該是非常熟悉的場景了
    的頭像 發(fā)表于 03-28 09:33 ?1666次閱讀

    FPGA原型驗(yàn)證系統(tǒng)的時鐘資源設(shè)計(jì)

    如果SoC設(shè)計(jì)規(guī)模小,在單個FPGA內(nèi)可以容納,那么只要系統(tǒng)中的FPGA具有所SoC所設(shè)計(jì)需要時鐘的數(shù)量
    的頭像 發(fā)表于 04-07 09:42 ?1244次閱讀

    淺析FPGA原型驗(yàn)證系統(tǒng)的時鐘資源

    如果SoC設(shè)計(jì)規(guī)模小,在單個FPGA內(nèi)可以容納,那么只要系統(tǒng)中的FPGA具有所SoC所設(shè)計(jì)需要時鐘的數(shù)量
    發(fā)表于 05-23 15:46 ?1168次閱讀
    淺析FPGA原型<b class='flag-5'>驗(yàn)證</b>系統(tǒng)的<b class='flag-5'>時鐘</b>資源

    SoC設(shè)計(jì)的IO PAD怎么移植到FPGA原型驗(yàn)證

    FPGA原型驗(yàn)證系統(tǒng)要盡可能多的復(fù)用SoC相關(guān)的模塊,這樣才是復(fù)刻SoC原型的意義所在。
    發(fā)表于 05-23 16:50 ?889次閱讀
    <b class='flag-5'>SoC</b>設(shè)計(jì)的IO PAD怎么移植到FPGA原型<b class='flag-5'>驗(yàn)證</b>

    為什么SoC驗(yàn)證一定需要FPGA原型驗(yàn)證呢?

    在現(xiàn)代SoC芯片驗(yàn)證過程中,不可避免的都會使用FPGA原型驗(yàn)證,或許原型驗(yàn)證一詞對你而言非常新鮮,但是FPGA上板驗(yàn)證應(yīng)該是非常熟悉的場景了
    發(fā)表于 05-30 15:04 ?1804次閱讀
    為什么<b class='flag-5'>SoC</b><b class='flag-5'>驗(yàn)證</b>一定需要FPGA原型<b class='flag-5'>驗(yàn)證</b>呢?