在數(shù)字設(shè)備中，數(shù)據(jù)的傳輸是大量的，傳輸?shù)臄?shù)據(jù)都是由0和1構(gòu)成的進(jìn)制數(shù)字組成。在數(shù)據(jù)傳輸或數(shù)字通信中，由于存在噪聲和干擾，二進(jìn)制信息的傳輸可能會出現(xiàn)差錯(0變?yōu)?，或者1變?yōu)?)。

為了檢驗(yàn)這種錯誤，常采用奇偶校驗(yàn)的方法。即在原二進(jìn)制信息碼組后添加一位檢驗(yàn)位(監(jiān)督碼元)，使得添加校驗(yàn)位碼元后整個碼組中1碼元的個數(shù)為奇數(shù)或偶數(shù)。若為奇數(shù)，稱為奇校驗(yàn)；若為偶數(shù)，則稱為偶校驗(yàn)。

在數(shù)據(jù)發(fā)送端用來產(chǎn)生奇(或偶) 校驗(yàn)位的電路稱為奇(或偶)校驗(yàn)發(fā)生器；在接收端，對接收的代碼進(jìn)行檢驗(yàn)的電路稱為奇(或偶)校驗(yàn)器。

一、設(shè)計(jì)目標(biāo)：

1)設(shè)計(jì)一個4位奇偶校驗(yàn)器（4位輸入中有奇數(shù)個1時輸出1，偶數(shù)個1時輸出0），給出電路圖，完成由電路圖到晶體管級的轉(zhuǎn)化；

2)繪制原理圖, 完成電路特性模擬；

3)遵循設(shè)計(jì)規(guī)則完成晶體管級電路圖的版圖，流程如下：

版圖布局規(guī)劃－基本單元繪制－功能塊的繪制－布線規(guī)劃—總體版圖）；

4)版圖檢查與驗(yàn)證（ DRC檢查）；

5)針對版圖，給出實(shí)現(xiàn)該電路的工藝流程圖；

二、設(shè)計(jì)過程：

電路圖：

瞬態(tài)特性仿真：

版圖：