一、28nm工藝下的ADC

隨著無(wú)線通信向高速、寬帶方向發(fā)展，對(duì)于無(wú)線信號(hào)接收機(jī)提出了越來(lái)越高的要求。特別是在電子戰(zhàn)領(lǐng)域、信號(hào)情報(bào)偵察應(yīng)用方向?qū)τ诟邘?、小型化、輕型化以及低功率（Size, Weight and Power: SWaP）ADC的需求更加迫切。65nm制程的ADC在向更高速的、高帶寬的數(shù)據(jù)變換器擴(kuò)展的時(shí)候遇到了一些固有的障礙：工藝制程、帶寬限制等方面。28nm的先進(jìn)工藝制程正在打破這個(gè)界限，從而使得原本一些無(wú)法考慮實(shí)現(xiàn)的接收機(jī)的架構(gòu)或者性能得到很大的促進(jìn)。接下來(lái)我們就從幾個(gè)角度來(lái)看看28nm的ADC具有哪些應(yīng)用的優(yōu)勢(shì)。

在寬帶的雷達(dá)電子戰(zhàn)領(lǐng)域中，系統(tǒng)的研發(fā)人員在設(shè)計(jì)高性能、低SWaP的接收機(jī)的時(shí)候會(huì)面臨很多挑戰(zhàn)。在接收機(jī)中ADC扮演了一個(gè)非常重要的角色，以至于有時(shí)候會(huì)因?yàn)锳DC的性能而采用不同的接收機(jī)架構(gòu)。ADC的性能參數(shù)包括了采樣率、帶寬、分辨率，都會(huì)影響射頻RF鏈路以及后端的DSP。高采樣率和帶寬能夠一次性捕捉分析寬帶的RF信號(hào)，同時(shí)降低掃描時(shí)間、保持更高分辨率，能夠提高分析的性能，降低虛警概率。

28nm的晶體管能夠降低寄生的柵極電容，實(shí)現(xiàn)更快的開關(guān)速度，同時(shí)僅需要很低的功率來(lái)驅(qū)動(dòng)即可。28nm的工藝不僅能夠提高單個(gè)晶體管的性能，同時(shí)能夠在單位面積上集成更多的晶體管以獲得更優(yōu)異的信號(hào)處理能力。28nm工藝下實(shí)現(xiàn)的高采樣率ADC在電子戰(zhàn)方向中的信號(hào)情報(bào)偵察、電子戰(zhàn)防御（Electronic Protect：EP）、電子戰(zhàn)支援（ElectronicSupport：ES）應(yīng)用需求十分迫切。

采用28nm的工藝，同時(shí)也帶給了半導(dǎo)體廠商更多的設(shè)計(jì)思路。能夠在ADC中集成更多的混合信號(hào)處理單元以保證在同等的SWaP條件下提高ADC的性能。例如NCO（Numerically Controlled Oscillators：數(shù)控振蕩器，其作用類似于本振源，提供一個(gè)混頻信號(hào)）和DDC（Digital Downconverters：數(shù)字下變頻器，其作用是將高頻信號(hào)在數(shù)字域進(jìn)行下變頻，降低頻率以便于后續(xù)處理）。

在提高了采樣率和帶寬之后面臨著有大量的數(shù)據(jù)吞吐（GSPS），在研發(fā)過(guò)程中就需要找到能夠與之相匹配的數(shù)據(jù)接口傳輸數(shù)據(jù)。目前市場(chǎng)上很多28nm的ADC數(shù)據(jù)輸出速率已經(jīng)超過(guò)了10Gbps，采用的接口通常為JESD204B，但是引入由串行和解串路由Gbps帶來(lái)的JESD相關(guān)電路布局、信號(hào)完整性分析方面的問(wèn)題，進(jìn)一步提升設(shè)計(jì)研發(fā)的難度。可以通過(guò)集成NCO、DDC實(shí)現(xiàn)降采樣，變換到基帶，結(jié)合數(shù)字濾波能夠保持很高速的數(shù)據(jù)輸出速率。所以集成NCO、DDC以實(shí)現(xiàn)降采樣是保持高速數(shù)據(jù)的有效方法。另外一方面，如果JESD204B輸出的數(shù)據(jù)沒有經(jīng)過(guò)降采樣，一直維持在非常高速的傳輸下，所需要的功率、產(chǎn)生的功耗將會(huì)非常大。因此，采用抽取濾波的方式能夠降低功耗。

總的來(lái)說(shuō)，在電子戰(zhàn)領(lǐng)域?qū)τ诩闪薔CO、DDC的高速的、高帶寬、高分辨率的ADC的應(yīng)用能夠極大的提升接收機(jī)的性能，先進(jìn)工藝制程的ADC能夠有效的解決低SWaP與高速數(shù)據(jù)之間的矛盾關(guān)系，為實(shí)現(xiàn)高性能的接收機(jī)提供了有效的解決方案。

二、ADC芯片的工藝方案

在ADC方向上，CMOS工藝已經(jīng)成為一種主流的工藝實(shí)現(xiàn)方式。CMOS工藝具有較低的寄生電容、電感以及電阻效應(yīng)，是Δ-Σ、SAR以及Pipeline架構(gòu)（基于開關(guān)電容型的電路）的ADC的主要實(shí)現(xiàn)工藝。

BiCMOS的工藝成本較高，在一些性能要求較高的模擬前端需要使用。例如混頻器、采樣保持電路、輸入放大器以及高精度參考電壓都利用雙極型實(shí)現(xiàn)的，其他的功能電路利用CMOS實(shí)現(xiàn)。

GaAs在ADC方面的應(yīng)用主要在6-8bit，采樣率大于1G的flash架構(gòu)中使用。這一類的ADC通常成本、功率都比較高，但是市場(chǎng)較為小。

三、ADC對(duì)接收機(jī)系統(tǒng)架構(gòu)的影響

接收機(jī)按照不同的RF信號(hào)變頻處理方式可以分為三種：超外差式、直接RF采樣、直接下變頻（零中頻）。

1.超外差接收機(jī)

RF信號(hào)通過(guò)與本振信號(hào)混頻后變到中頻IF，在進(jìn)行后入處理。超外差式接收機(jī)應(yīng)用的時(shí)間早、架構(gòu)較為成熟、性能表現(xiàn)穩(wěn)定。通常會(huì)采用較高的IF頻率結(jié)合濾波器來(lái)抑制鏡像頻率干擾，或者通過(guò)多級(jí)下變頻器逐級(jí)變頻實(shí)現(xiàn)鏡頻抑制。

同架構(gòu)圖中可以看出來(lái)，超外差接收機(jī)的架構(gòu)較為復(fù)雜。通常需要很大的驅(qū)動(dòng)功率以及電路布局才能夠獲得較合適的工作帶寬，與現(xiàn)在系統(tǒng)對(duì)低SWaP的需求相違背。

2. 超外差接收機(jī)

直接RF采樣是市場(chǎng)和研發(fā)人員一直在追求的接收機(jī)架構(gòu)。目前主要的障礙在直接射頻采樣的速度、大輸入帶寬與ADC的速率之間不匹配的問(wèn)題。這也是限制這類架構(gòu)向更高頻段發(fā)展的重要原因。

目前主要應(yīng)用還是集中在較高的奈奎斯特頻段（采樣率與信號(hào)頻率之間的關(guān)系）的L/S波段的接收機(jī)中。下一步隨著ADC的發(fā)展，將會(huì)逐步向C-band，X-band擴(kuò)展。

3. 零中頻

零中頻是對(duì)數(shù)據(jù)變換帶寬利用效率最高的架構(gòu)。ADC通常工作在第一奈奎斯特采樣區(qū)間。信號(hào)通過(guò)與正交的本振信號(hào)混頻過(guò)后形成兩路I/Q正交信號(hào)，然后分別進(jìn)行ADC。

主要的難點(diǎn)在于保持較好的I/Q信號(hào)的平衡，以獲得較好的鏡像抑制、本振泄露以及直流偏移等。目前通過(guò)集成整個(gè)零中頻信號(hào)鏈路并結(jié)合數(shù)字校準(zhǔn)技術(shù)已經(jīng)解決了這些問(wèn)題，進(jìn)一步打開了該類型接收機(jī)的應(yīng)用市場(chǎng)，在多種應(yīng)用場(chǎng)合已經(jīng)逐步采用這種類型的接收機(jī)。

以超外差結(jié)構(gòu)為例，介紹ADC對(duì)其架構(gòu)的影響。通常在低速的ADC時(shí)代，因?yàn)楣ぷ鲙捙c輸入頻率的比例很大，使得通過(guò)單級(jí)下變頻直接做低頻濾波較為困難，很多微波接收機(jī)通常都是采用多級(jí)變頻的模式。

圖片來(lái)源：ADI官網(wǎng)

隨著ADC的采樣率、輸入帶寬的提高，使得單級(jí)變頻架構(gòu)逐步進(jìn)入應(yīng)用。典型的框架如下圖所示：

圖片來(lái)源：ADI官網(wǎng)

接收鏈路最開始是一個(gè)低噪放，但是在有些特定的應(yīng)用領(lǐng)域，例如面對(duì)大功率電子對(duì)抗設(shè)備會(huì)在前端加載一個(gè)限幅器降低輸入功率的幅度。隨后經(jīng)過(guò)帶通濾波、放大、低通濾波、下變頻、低通濾波、放大，在進(jìn)入ADC之前需要做一個(gè)抗混疊濾波，濾除掉一些干擾、雜散以及諧波信號(hào)。信號(hào)進(jìn)入ADC進(jìn)行數(shù)據(jù)變換，后續(xù)的電路都是圍繞著ADC進(jìn)行設(shè)計(jì)的。

有沒有必要在每一種接收機(jī)或者設(shè)備中都采用高速、高精度的ADC？這是需要結(jié)合具體的應(yīng)用場(chǎng)景來(lái)討論的。當(dāng)面對(duì)的是寬帶、高速的信號(hào)，典型的就是電子電子對(duì)抗、大數(shù)據(jù)量通信、頻譜測(cè)試測(cè)量等，高速的ADC就顯得必不可少。從系統(tǒng)架構(gòu)方面來(lái)看，能夠有效降低系統(tǒng)復(fù)雜程度；從性能方面來(lái)說(shuō)，能夠提高高吞吐量的數(shù)據(jù)采集變換。同時(shí)結(jié)合不同的接收機(jī)架構(gòu)，在面對(duì)射頻直采和零中頻的應(yīng)用，高性能的ADC的需求更加迫切，大帶寬、高采樣率等特點(diǎn)有助于研發(fā)人員采用緊湊的系統(tǒng)架構(gòu)；超外差結(jié)構(gòu)中，高性能的ADC也能夠在一定程度上降低系統(tǒng)的復(fù)雜程度，但是如果需要考慮到性價(jià)比、成本方面的問(wèn)題，如果能夠采用成本較低的多級(jí)變頻的方案+性能適合的ADC來(lái)實(shí)現(xiàn)也是一種方案。

綜上，考慮到架構(gòu)性價(jià)比、成本、性能優(yōu)勢(shì)以及復(fù)雜程度，雖然不是每一種接收機(jī)架構(gòu)都需要用到高速、高分辨率的ADC，但是高速的ADC能夠極大的降低接收機(jī)的架構(gòu)復(fù)雜度、提高性能，這也正式復(fù)合了系統(tǒng)朝著低SWaP方向發(fā)展的技術(shù)和應(yīng)用趨勢(shì)。

四、ADC中的NCO和DDC如何工作的

首先我們先來(lái)回答幾個(gè)問(wèn)題。

• 為什么要做降采樣？

降采樣，顧名思義，降低采樣率。為什么要做降采樣，那是因?yàn)橹坝昧瞬蓸勇蔬^(guò)高的ADC。那為啥不直接用低采樣率的ADC就可以了嗎？

用高速的ADC，個(gè)人覺得主要原因如下：

第一、因?yàn)榻邮蘸筒杉男盘?hào)是寬帶、高速的信號(hào)，需要采集的信號(hào)往往是一些寬帶的信號(hào)，必要時(shí)候還需要在一個(gè)很寬的頻段內(nèi)進(jìn)行掃頻。所以為了實(shí)現(xiàn)匹配，采用高速的ADC是必備的。

第二、可以降低對(duì)射頻前端模擬濾波器的要求。濾波器的設(shè)計(jì)難點(diǎn)在于盡量需要一個(gè)很好的矩形系數(shù)，又希望只采用幾階就能夠?qū)崿F(xiàn)，這之間就存在trade-off的設(shè)計(jì)。模擬濾波器通帶越窄、帶外衰減越陡峭、衰減越大，需要的濾波器階數(shù)就越多，濾波器的設(shè)計(jì)成本就越高，有時(shí)甚至無(wú)法研制出來(lái)。所以采用寬帶的濾波器結(jié)合逐級(jí)濾波，進(jìn)來(lái)的信號(hào)量也就很大，就需要用到高速的ADC了。

為什么又需要再后面降低采樣率呢？主要是因?yàn)锳DC過(guò)后，需要將數(shù)據(jù)傳輸?shù)胶罄m(xù)的DSP、FPGA等基帶數(shù)字信號(hào)處理電路進(jìn)行分析處理，這中間存在一個(gè)速率匹配的問(wèn)題。高速的ADC不經(jīng)過(guò)降采樣出來(lái)的信號(hào)速率通常很高，DSP的時(shí)鐘速率是無(wú)法跟上的，所以需要經(jīng)過(guò)降采樣處理。第二，ADC的數(shù)據(jù)輸出接口如果一直保持在很高的數(shù)據(jù)傳輸速率下，其需要驅(qū)動(dòng)的功率就很高，功耗也提高，芯片的功耗、散熱是一個(gè)非常大的問(wèn)題。

• 為什么是先濾波、再降采樣而不是先降采樣再濾波？

在信號(hào)與系統(tǒng)中表述過(guò)，時(shí)域離散對(duì)應(yīng)頻域周期、時(shí)域連續(xù)對(duì)應(yīng)頻域離散。（信號(hào)與系統(tǒng)第三章和第四章）。直觀的就是時(shí)域上的周期方波通過(guò)傅里葉變換成為了頻域上的Sinc函數(shù)，如下圖。

圖片來(lái)源：《信號(hào)與系統(tǒng)》

假設(shè)，輸入信號(hào)如下左邊是時(shí)域，右邊是頻域：

圖片來(lái)源：《信號(hào)與系統(tǒng)》

經(jīng)過(guò)ADC采樣之后，時(shí)域和頻域分別變成如下，時(shí)域離散對(duì)應(yīng)頻域周期。

圖片來(lái)源：《信號(hào)與系統(tǒng)》

降采樣過(guò)程實(shí)際上是在對(duì)AD采樣之后的數(shù)據(jù)進(jìn)行抽取濾波，即是間隔一定的數(shù)量進(jìn)行抽過(guò)去采樣，如下圖所示左所示。這個(gè)過(guò)程可以看作是對(duì)已經(jīng)在頻域上周期了的信號(hào)又做了一次周期，結(jié)果如下圖右邊所示。此時(shí)的信號(hào)在頻域上面已經(jīng)發(fā)生了混疊。

所以，需要在采樣之后濾波，然后再進(jìn)行降采樣，就可以得到?jīng)]有混疊的信號(hào)。

回到NCO和DDC。NCO：Numerical ControlOscillator，數(shù)控振蕩器，集成在DDC中，用于為輸入信號(hào)分成I/Q信號(hào)提供本振混頻。

DDC：Digital Downconverters，數(shù)字下變頻器，進(jìn)行降采樣工作。

圖片來(lái)源：ADI官網(wǎng)

信號(hào)經(jīng)過(guò)采樣之后進(jìn)入DDC，首先通過(guò)NCO，與NCO提供的兩路相位相差90°的信號(hào)進(jìn)行混頻，從一個(gè)較高頻率變換到較低頻率；然后通過(guò)濾波器進(jìn)行抽過(guò)去濾波；接著選擇性的是否進(jìn)行一個(gè)放大；最后輸出兩路I/Q信號(hào)。

圖片來(lái)源：ADI官網(wǎng)

DDC中的濾波器一般來(lái)說(shuō)采用級(jí)聯(lián)方式首先的，分為三級(jí)，按照順序分別是梳狀濾波器（CIC），第二級(jí)半帶濾波器（HBF），第三級(jí)有限沖激響應(yīng)濾波器（FIR）。

CIC是一種不需要進(jìn)行乘除法運(yùn)算的濾波器，只需要加減法和移位運(yùn)算就可以。乘法運(yùn)算是一種非常耗費(fèi)資源的運(yùn)算，因?yàn)閷?shí)際上在數(shù)字計(jì)算中本質(zhì)上是沒有乘法運(yùn)算的，還是通過(guò)加減法結(jié)合移位運(yùn)算進(jìn)行的。乘法運(yùn)算實(shí)質(zhì)上是一堆加減法+移位運(yùn)算的集合。在提出CIC之前都是直接用乘法運(yùn)算進(jìn)行一級(jí)濾波的，成本很高，同時(shí)運(yùn)算速率有限。采用了CIC能夠很好的將高頻速率降低，同時(shí)修復(fù)帶內(nèi)平坦度，為后面兩級(jí)濾波設(shè)計(jì)降低了難度。

HBF作為第二級(jí)濾波器，運(yùn)算量是FIR的一半。

FIR低通濾波器，它的作用是對(duì)經(jīng)過(guò)抽取濾波后的波形進(jìn)行整形，因?yàn)榻?jīng)過(guò)抽取濾波之后，仍然會(huì)有一部分波形處于有效頻帶之外，故需要低通濾波器將這部分帶外波形除去，剩下帶內(nèi)的信號(hào)提供給后端的 DSP 處理。