交錯(cuò)式ADC轉(zhuǎn)換器絕對(duì)是推動(dòng)更高效接口的一部分。交錯(cuò)式ADC轉(zhuǎn)換器為系統(tǒng)設(shè)計(jì)人員提供了多種優(yōu)勢(shì)。然而，隨著轉(zhuǎn)換器帶寬的增加，需要在FPGA或ASIC中處理大量數(shù)據(jù)。必須有一些有效的方法來(lái)處理轉(zhuǎn)換器中的所有數(shù)據(jù)。在采樣速率在千兆采樣范圍內(nèi)的轉(zhuǎn)換器中繼續(xù)使用LVDS接口變得不切實(shí)際。因此，JESD204B是將大量數(shù)據(jù)從轉(zhuǎn)換器傳輸?shù)紽PGA或ASIC的良好、高效方法。

讓我們花點(diǎn)時(shí)間離開(kāi)界面，看看交錯(cuò)。在通信基礎(chǔ)設(shè)施中，除了對(duì)DPD（數(shù)字預(yù)失真）等線性化技術(shù)有更寬的帶寬要求外，還不斷推動(dòng)更高采樣速率的ADC，以允許多頻段、多載波無(wú)線電。在軍事和航空航天領(lǐng)域，更高的采樣速率ADC允許多用途系統(tǒng)，可用于通信、電子監(jiān)控和雷達(dá)等。在工業(yè)儀器儀表中，對(duì)更高采樣速率ADC的需求總是在增加，以便可以精確測(cè)量更高速的信號(hào)。首先，讓我們了解交錯(cuò)式ADC的基礎(chǔ)知識(shí)。

利用m個(gè)ADC可以將有效采樣速率提高m 倍。 為了簡(jiǎn)單易懂，我們只關(guān)注兩個(gè)ADC的情況。在這種情況下，如果兩個(gè)ADC的采樣速率為fS交錯(cuò)，所得采樣率僅為2fS.這兩個(gè)ADC必須具有時(shí)鐘相位關(guān)系才能正確交錯(cuò)。時(shí)鐘相位關(guān)系由公式1決定，其中n是特定的ADC，m是ADC的總數(shù)。

例如，交錯(cuò)連接兩個(gè)采樣速率為250MSPS的ADC，以實(shí)現(xiàn)500MSPS的采樣速率。在這種情況下，公式1可用于推導(dǎo)兩個(gè)ADC的時(shí)鐘相位關(guān)系，由公式2和3給出。

現(xiàn)在我們知道了時(shí)鐘相位關(guān)系，可以檢查樣本的構(gòu)造。圖1直觀地顯示了兩個(gè)250MSPS交錯(cuò)ADC的時(shí)鐘相位關(guān)系和樣本結(jié)構(gòu)。

圖1

兩個(gè)交錯(cuò)式250MSPS ADC – 基本圖

請(qǐng)注意 180° 時(shí)鐘相位關(guān)系以及樣本的交錯(cuò)方式。輸入波形由兩個(gè)ADC交替采樣。在這種情況下，交錯(cuò)是通過(guò)使用500MHz時(shí)鐘輸入實(shí)現(xiàn)的，該輸入被分頻為<>。分頻器負(fù)責(zé)將時(shí)鐘所需的相位發(fā)送到每個(gè)ADC。

圖 2 顯示了此概念的另一個(gè)表示形式。

圖2

兩個(gè)交錯(cuò)式 ADC – 時(shí)鐘和采樣

通過(guò)交錯(cuò)這兩個(gè)250MSPS ADC，采樣速率提高到500MSPS。這將轉(zhuǎn)換器奈奎斯特區(qū)的寬度從125MHz擴(kuò)展到250MHz，使可用工作帶寬翻倍。增加的操作帶寬帶來(lái)了許多優(yōu)勢(shì)。無(wú)線電系統(tǒng)可以增加支持的頻段數(shù)量;雷達(dá)系統(tǒng)可以提高空間分辨率，測(cè)量設(shè)備可以實(shí)現(xiàn)更大的模擬輸入帶寬。

審核編輯：郭婷