每一代新產(chǎn)品的性能改進通常都伴隨著用戶必須遵守的實際要求，以便從運算放大器或轉(zhuǎn)換器獲得最佳性能。老一代運算放大器通常需要外部補償來定制響應(yīng);閃存A/D速度快，但耗電且輸入阻抗低。BiMOS轉(zhuǎn)換器簡化了應(yīng)用問題;典型的高阻抗良性輸入結(jié)構(gòu)易于驅(qū)動。高速CB運算放大器和基于開關(guān)電容的CMOS轉(zhuǎn)換器可最大限度地降低功耗和價格。運算放大器AD8011驅(qū)動AD876 A/D的應(yīng)用顯示了新一代IC的優(yōu)勢和實際問題。

高速開關(guān)電容A/D架構(gòu)要求用戶在設(shè)計接口電路時了解一系列獨特的問題。最佳接口取決于應(yīng)用是只需要低失真和雜散（動態(tài)特性）、低噪聲，還是同時需要低噪聲和低失真。

整個信號鏈（處理信號的一系列功能元件）必須優(yōu)化總諧波失真（THD）和無雜散動態(tài)范圍（SFDR）等規(guī)格的系統(tǒng)（例如通信系統(tǒng)）通常涉及頻譜分析或處理。輸入信號在樣本之間以相對較小的增量變化;信號含量限制在奈奎斯特頻率<（即采樣率的1/2）。

專注于噪聲性能的系統(tǒng)可能會犧牲THD和SFDR來增加動態(tài)范圍（SNR）。雖然失真規(guī)格在這些低噪聲應(yīng)用（如基于CCD的成像）中可能并不那么重要，但可能需要寬帶寬和快速瞬態(tài)響應(yīng)來確?？焖俳ⅰ?/p>

數(shù)據(jù)采集系統(tǒng)，如DSO-數(shù)字采樣示波器-是需要低雜散和失真以及寬動態(tài)范圍（SNR）的典型應(yīng)用。除了電壓和電流噪聲外，相位噪聲（例如由孔徑抖動產(chǎn)生的相位噪聲）也值得關(guān)注。這些系統(tǒng)通常處理各種各樣的信號，執(zhí)行頻譜信號處理和處理大規(guī)模瞬變（通常來自多路復(fù)用前端）。

驅(qū)動開關(guān)電容ADC輸入：AD876的輸入保持電容必須在每個時鐘周期充電至新的輸入電壓。輸入驅(qū)動器必須提供的電量取決于上一次轉(zhuǎn)換時存儲在保持電容上的電壓與采樣時鐘從高電平（保持模式）轉(zhuǎn)換到低電平（軌道）時施加到A/D的電壓之差。此差異越小，所需的增量費用就越少。另一方面，對于轉(zhuǎn)換之間的滿量程變化，輸入驅(qū)動器必須提供較大的電荷增量。圖2所示電路由AD8011驅(qū)動AD876，說明了性能選項。無論運算放大器本身如何配置，增加一個串聯(lián)電阻（可能還有一個并聯(lián)電容）都可以提高運算放大器/轉(zhuǎn)換器對的性能。

為了研究為特定應(yīng)用選擇最佳值電阻和電容時的一些考慮因素，AD8011的增益配置為+2（帶寬約為180 MHz），并如圖所示連接到AD876輸入。

圖2.驅(qū)動具有開關(guān)電容采樣保持的采樣ADC。

圖3a顯示了測試信號：頂部跡線是AD8011的模擬輸入，這是一個1 V p-p方波。底部跡線是AD876采樣時鐘。當時鐘為低電平時，SHA 跟蹤輸入;當它變高時，A/D 的 SHA 切換到保持。請注意，AD876每次轉(zhuǎn)換都必須獲得輸入電壓的滿量程變化;這種情況對AD8011提出了最嚴格的要求，因為它必須在每個轉(zhuǎn)換周期提供最大的電荷量。AD8011無法瞬時提供電荷差，因此在A/D采樣時鐘轉(zhuǎn)換期間，轉(zhuǎn)換器輸入端存在瞬變。

圖3.輸入波形。

圖3b顯示了輸入方波在擴展標度上處于正偏移時的瞬變（上圖），具有25 ns跟蹤模式時鐘脈沖。較小的上升沿保持瞬態(tài)并不重要;它發(fā)生在下一個樣本采集之前很久。當ADC獲取滿量程電荷變化時，下降沿瞬變約為-114 mV;恢復(fù)和建立至0.1%（10位或2 mV）必須在跟蹤模式脈沖的持續(xù)時間內(nèi)進行，并且在上升沿之前 - 此處，使用20 Ω電阻時，恢復(fù)和建立時間為100 ns。對于20 MSPS采樣速率（50%占空比），恢復(fù)必須在25 ns以內(nèi)。較慢的放大器可用于較低的采樣率。

圖4.轉(zhuǎn)換器和放大器電路的失真和噪聲。

串聯(lián)電阻器有助于：大多數(shù)應(yīng)用受益于AD8011輸出和AD876VIN引腳之間的串聯(lián)電阻，以將AD8011的輸出級與AD876的輸入電容隔離開來，并限制運算放大器必須提供的峰值電流。低至33 Ω（圖4a）大大降低了THD（從-47dB到-64 dB），并增加了SNR（從58dB增加到60 dB）和SFDR（從48dB增加到68 dB）;可以使用高達 500 Ω，而不會因非線性容性負載而增加失真。小串聯(lián)電阻也改善了建立時間;如果沒有它，ADC的容性負載直接施加在放大器的輸出端，會導(dǎo)致放大器的響應(yīng)出現(xiàn)一些峰值，并且建立速度變慢。但是，考慮到ADC的輸入電容、雜散和任何增加的電容，增加電阻會通過低通濾波降低帶寬。500 Ω 和 20 pF 的頻率約為 3 MHz，為 -16 dB。

分流電容限制噪聲：AD876的全功率帶寬至少為150 MHz，噪聲帶寬甚至更大。頻率>采樣速率1/2的寬帶輸入噪聲將被混疊回基帶，并將降低數(shù)字化信號的SNR。對于噪聲敏感型應(yīng)用，帶串聯(lián)電阻的并聯(lián)電容（圖2）可在AD876輸入端濾除高頻外部噪聲。

圖4b顯示了使用100 Ω串聯(lián)電阻和各種分流電容時的噪聲和失真。SFDR相對不受影響，保持在66至68 dB范圍內(nèi)。但是，對于50 pF至200 pF范圍內(nèi)的電容，THD大幅增加（從-65至-62 dB），SNR大幅降低（從59降至低至52 dB）。SNR降低是由未完全穩(wěn)定的保持到跟蹤瞬變的毛刺引起的高次諧波混疊引起的;在876b條件下，它們在AD4輸出端的基帶信號中顯示為噪聲。

對于更高的并聯(lián)電容值，SNR會大大提高，但代價是帶寬。（例如）200 pF時，整個系統(tǒng)的-3 dB帶寬降至約8 MHz，輸入信號中的任何快速瞬變在單個轉(zhuǎn)換周期內(nèi)都可能無法穩(wěn)定到10位精度。

當使用串聯(lián)R和并聯(lián)C來優(yōu)化系統(tǒng)行為時，考慮應(yīng)用的目標非常重要。如果動態(tài)性能在寬輸入頻率范圍內(nèi)至關(guān)重要，則最好使用20 Ω串聯(lián)電阻將分流電容保持在100 pF以下。如果要優(yōu)化噪聲性能，請考慮更長的RC時間常數(shù)，以及是否可以用瞬態(tài)響應(yīng)換取低噪聲。在任何情況下，在AD10采樣時鐘進行跟蹤保持轉(zhuǎn)換之前，輸入有時間建立至876位精度，性能最佳。還要記住，AD8011非常安靜，可以在早期階段濾除寬帶噪聲，而不必擔(dān)心AD8011噪聲會降低SNR。

審核編輯：郭婷