PCIe 是一種多層串行總線協(xié)議，可實(shí)現(xiàn)雙單工鏈路。由于其專用的點(diǎn)對(duì)點(diǎn)拓?fù)洌峁└咚贁?shù)據(jù)傳輸和低延遲。為了加快基于 PCIe 的子系統(tǒng)的驗(yàn)證和設(shè)備開發(fā)時(shí)間，英特爾定義了 PIPE（PCI Express 的 PHY 接口）架構(gòu)。PIPE 是 PHY 子層（PCS – 物理編碼子層）和 MAC（媒體訪問(wèn)層）之間定義的標(biāo)準(zhǔn)接口。

PIPE 的第一個(gè)穩(wěn)定版本于 2 年作為 PIPE 0.2007 發(fā)布。隨著時(shí)間的推移，PIPE 已經(jīng)發(fā)展到支持更高的速度和下一代 PCIe 規(guī)范的附加功能。4年初發(fā)布的PIPE 4.1.2017規(guī)范完全符合支持4GT / s速度的PCIe 0.16基本規(guī)范。它比 PIPE 4.3 有了重大改進(jìn)，同時(shí)保持了向后兼容性。下圖說(shuō)明了 PIPE 接口和 PCIe 的 PHY 層的分區(qū)。

以下列表總結(jié)了 PIPE 4.4.1 和 PIPE 4.3 中新添加/修改的功能。

標(biāo)稱空彈性緩沖區(qū)模式： 與標(biāo)稱半滿彈性緩沖區(qū)模式相比，以更小的最壞情況和平均延遲提供更好的數(shù)據(jù)流優(yōu)化。

引入消息總線接口的 Rx 裕量：提供一種使用少量導(dǎo)線啟動(dòng)和參與非延遲敏感型 PIPE 操作的方法。它還可以在不添加額外電線/信號(hào)的情況下執(zhí)行剛剛發(fā)布的 PIPE 5.0 操作。

SRIS：提供一種方法來(lái)指示有關(guān)獨(dú)立 Refclk 獨(dú)立 SSC 體系結(jié)構(gòu)支持的 PHY。

MAC 和本地 PHY 之間的第 4 代均衡：為 Gen4 均衡提供專用控件，而不是 Gen3 均衡。

L1 次州電源管理：通過(guò)引入 RxEiDetectDisable 和 TxCommonModeDisable 信號(hào)提供超低功耗操作。

Tx合規(guī)性和TxElecIdle信號(hào)采樣機(jī)制。

審核編輯：郭婷