99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

IC設(shè)計基礎(chǔ):Verilog計算1的數(shù)量

ruikundianzi ? 來源:IP與SoC設(shè)計 ? 2023-05-11 11:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、采用循環(huán)語句+移位+邏輯& 1來計算1的數(shù)量

如下所示,采用循環(huán)語句+移位+邏輯與1+累加來實現(xiàn)1的統(tǒng)計。最終調(diào)用函數(shù)獲得輸入信號中1的數(shù)量。

module clk_mux #(parameter CLK_MASK = 16'hffff) (
    input xxxx,
    input xxxx,
    output xxxx,
    output xxxx
 
);
 
    localparam NUM_INPUT_CLK = 16;
 
    function integer countones;
        input [NUM_INPUT_CLK-1:0] x;
        integer k;
        begin
            countones = 0;
            while(x > 0) begin
                countones += x & 1;
                x = x >> 1;
            end
        end
    endfunction
 
    localparam NUM_CLK = countones(CLK_MASK);
 
 
endmodule

2、采用for循環(huán)來計算1的數(shù)量

采用for循環(huán)語句,逐個bit位判斷是否為1,為1則累加,否則保持不變,最終輸出輸入信號中1的數(shù)量。

wire            [64-1:0]                                mem_addr_hit                            ;   //
reg             [7-1:0]                                 mem_addr_hit_cnt                        ;   //
 
always@(*) begin
    mem_addr_hit_cnt                =               'b0                             ;   
    for(int i=0; i<64;i=i+1) begin : mem_addr_hit_cnt
    if(mem_addr_hit[i])
        mem_addr_hit_cnt             =          mem_addr_hit_cnt + 1'b1                 ;   //spyglass disable W415a W484
    else
        mem_addr_hit_cnt             =          mem_addr_hit_cnt                        ;   //spyglass disable W415a W484
    end
end

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IC設(shè)計
    +關(guān)注

    關(guān)注

    38

    文章

    1354

    瀏覽量

    105534
  • 信號
    +關(guān)注

    關(guān)注

    11

    文章

    2849

    瀏覽量

    78108
  • Verilog
    +關(guān)注

    關(guān)注

    29

    文章

    1366

    瀏覽量

    112099
  • 函數(shù)
    +關(guān)注

    關(guān)注

    3

    文章

    4378

    瀏覽量

    64609
  • 調(diào)用函數(shù)
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    2401

原文標(biāo)題:IC設(shè)計基礎(chǔ):Verilog計算1的數(shù)量

文章出處:【微信號:IP與SoC設(shè)計,微信公眾號:IP與SoC設(shè)計】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    H[1].264 Verilog H.264 的Verilog實現(xiàn)的opencore

    H[1].264 Verilog H.264 的Verilog實現(xiàn)的opencore
    發(fā)表于 08-12 12:07

    Verilog HDL語言簡介

    Verilog HDL語言簡介 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種,用于數(shù)
    發(fā)表于 02-09 08:59 ?4035次閱讀

    如何計算UPS所配電池的數(shù)量

    UPS所配電池的數(shù)量,如何進(jìn)行計算,本文進(jìn)行詳細(xì)的介紹
    發(fā)表于 11-10 16:57 ?62次下載

    基于EP1C3的進(jìn)階實驗_reference_verilog

    基于EP1C3的進(jìn)階實驗_reference_verilog
    發(fā)表于 01-21 11:29 ?14次下載

    FPGA_Verilog學(xué)習(xí)資料part1

    FPGA_Verilog學(xué)習(xí)資料 part1。
    發(fā)表于 03-14 14:28 ?47次下載

    基于EP1C3的進(jìn)階實驗eference_verilog

    基于EP1C3的進(jìn)階實驗eference_verilog
    發(fā)表于 10-27 18:20 ?3次下載

    基于EP1C3的進(jìn)階實驗_reference_verilog

    基于EP1C3的進(jìn)階實驗_reference_verilog
    發(fā)表于 11-18 16:05 ?4次下載

    Verilog語言練習(xí)與講解1

    Verilog語言練習(xí)與講解1,感興趣的小伙伴們可以瞧一瞧。
    發(fā)表于 11-10 15:29 ?2次下載

    Verilog_HDL基礎(chǔ)知識非常好的學(xué)習(xí)教程 (1)

    Verilog_HDL基礎(chǔ)知識非常好的學(xué)習(xí)教程 (1)
    發(fā)表于 01-04 12:33 ?0次下載

    verilog是什么_verilog的用途和特征是什么

    本文首先介紹了verilog的概念和發(fā)展歷史,其次介紹了verilog的特征與Verilog的邏輯門級描述,最后介紹了Verilog晶體管級描述與v
    發(fā)表于 05-14 14:22 ?4.6w次閱讀
    <b class='flag-5'>verilog</b>是什么_<b class='flag-5'>verilog</b>的用途和特征是什么

    數(shù)字IC設(shè)計入門(6)初識verilog

    Verilog HDL與VHDL是當(dāng)前最流行的兩種硬件設(shè)計語言,兩者各有優(yōu)劣,也各有相當(dāng)多的擁護者,都通過了IEEE 標(biāo)準(zhǔn)。VHDL在北美及歐洲應(yīng)用很普遍,Verilog HDL 語言在中國、日本
    發(fā)表于 11-06 09:05 ?15次下載
    數(shù)字<b class='flag-5'>IC</b>設(shè)計入門(6)初識<b class='flag-5'>verilog</b>

    Verilog的程序框架案例

    Verilog HDL(Hardware Description Language)是在用途最廣泛的C語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言,具有靈活性高、易學(xué)易用等特點。Verilog HDL可以在較短的時間內(nèi)學(xué)習(xí)和掌握,目前已經(jīng)在FPGA開發(fā)/
    發(fā)表于 09-13 14:34 ?1597次閱讀

    實時計算汽車數(shù)量開源分享

    電子發(fā)燒友網(wǎng)站提供《實時計算汽車數(shù)量開源分享.zip》資料免費下載
    發(fā)表于 06-28 09:26 ?0次下載
    實時<b class='flag-5'>計算</b>汽車<b class='flag-5'>數(shù)量</b>開源分享

    IC設(shè)計之Verilog代碼規(guī)范

    Verilog規(guī)范對于一個好的IC設(shè)計至關(guān)重要。
    的頭像 發(fā)表于 08-17 10:14 ?2037次閱讀
    <b class='flag-5'>IC</b>設(shè)計之<b class='flag-5'>Verilog</b>代碼規(guī)范

    光纖跳線的數(shù)量怎么計算

    光纖跳線的數(shù)量計算通常涉及到多個因素,以下是一些主要的考慮點和計算方法: 一、主要考慮因素 光纖配線架的容量: 不同類型的光纖配線架具有不同的容量,即能夠容納的光纖跳線數(shù)量。在選擇光纖跳線數(shù)量
    的頭像 發(fā)表于 09-10 10:00 ?2126次閱讀