最近在看verilog代碼時(shí)發(fā)現(xiàn)如下寫(xiě)法a[x*2+:4]這樣的寫(xiě)法,后來(lái)花了一點(diǎn)時(shí)間了解到,該寫(xiě)法稱為向量的部分選擇,還語(yǔ)法在verilog-2001 LRM就有說(shuō)明,只是在語(yǔ)法書(shū)中鮮少提及。
語(yǔ)法定義如下:
如上圖所示,part_select_width必須是常量。該寫(xiě)法在Verilog-2001中添加。
+:表示從starting_bit_number向上增長(zhǎng)part_select_width位。
-: 表示從starting_bit_number向下減少part_select_width位。.
示例如下
//若num位4,out輸出data[19:16]的值
reg [31:0] data
Reg [3:0] num
Wire out = data[num*4+:4]
//若num位4,out輸出data[16:13]的值
reg [31:0] data
Reg [3:0] num
Wire out = data[num*4-:4]
-
Verilog
+關(guān)注
關(guān)注
29文章
1367瀏覽量
112282
發(fā)布評(píng)論請(qǐng)先 登錄
LED分選技術(shù)
labview條件結(jié)構(gòu),選擇器存在錯(cuò)誤類型,部分選擇器無(wú)對(duì)應(yīng)分支,請(qǐng)問(wèn)這個(gè)問(wèn)題該怎么解決?
LED芯片測(cè)試的分選,LED的測(cè)試分選
【FPGA學(xué)習(xí)】 Verilog HDL 語(yǔ)言的表達(dá)式及操作符詳細(xì)介紹
Labview:選擇器值并非唯一+部分選擇器值無(wú)對(duì)應(yīng)分支
ananlog function和digital function是通過(guò)什么寄存器區(qū)分選擇的 ?
改進(jìn)的支持向量機(jī)特征選擇算法
智能化墊片分選儀的設(shè)計(jì)
低壓配電系統(tǒng)的電涌保護(hù)器(SPD) 第12部分選擇和使用導(dǎo)則
基于改進(jìn)遺傳算法的支持向量機(jī)特征選擇

評(píng)論